在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx NVMe AXI4主機控制器,AXI4接口高性能版本介紹

axpro ? 來源:axpro ? 作者:axpro ? 2024-07-18 09:17 ? 次閱讀

NVMe AXI4 Host Controller IP

介紹

NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協議命令,具備獨立的數據寫入和讀取AXI4接口,不但適用高性能、順序訪問的應用,也適用于隨機訪問的應用,同時結合外部存儲器(比如DDR),使得Host端的數據訪問管理更加靈活。

無需CPU,NVMe Host Controller IP自動執行對PCIe SSD的PCIe設備枚舉和配置、NVMe控制器識別和初始化、NVMe隊列設置和初始化,實現必須以及可選的NVMe Admin Command Set和NVM Command Set,實現對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理、IO(Page)讀寫、DMA讀寫和數據擦除功能,提供用戶一個簡單高效的接口實現高性能存儲解決方案。

NVMe AXI4 Host Controller IP讀寫的順序傳輸長度是RTL運行時動態可配置的,最小是4K-Byte,最大是512K-Byte。每次讀寫訪問,用戶可以指定本次傳輸的順序傳輸長度(4K~512K Byte),不同的順序傳輸長度對應不同的DMA讀寫性能。

針對多路數據通道訪問PCIe SSD,使用NVMe的多隊列特性,NVMe AXI4 Host Controller IP支持靈活配置DMA讀寫的通道個數,按照NVMe隊列優先級仲裁(循環仲裁或加權循環仲裁)機制,實現多個DMA通道對同一塊PCIe SSD的高效訪問,從而達到多路數據通道訪問的并行需求和QoS要求。

特性

支持Ultrascale+,Ultrascale,7 Series FPGA

支持PCIe Gen4,PCIe Gen3,PCIe Gen2 SSD

無需CPU

自動實現對PCIe SSD的PCIe設備枚舉、NVMe控制器識別和NVMe隊列設置

支持對PCIe SSD的NVM Subsystem Reset、Controller Reset和Shutdown

支持NVMe Admin Command Set:Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration

支持NVMe NVM Command Set:Write、Read、Flush、Dataset Management

提供1個Admin命令接口,實現對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理功能

提供1個IO命令接口,實現對PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數據塊擦除功能;提供1個IO-AXI4-MM接口讀寫IO(page)數據

提供1個DMA命令接口,實現對PCIe SSD的DMA讀寫功能

提供1個DMA-AXI4接口實現DMA數據的輸入和輸出

DMA讀寫的順序傳輸長度可以動態配置,4K-Byte~512K-Byte;不同的順序傳輸長度對應不同的DMA讀寫性能

針對多通道DMA需求,可以配置4個DMA命令接口,1個DMA-AXI4接口

NVMe隊列的個數(配置DMA通道的個數)和深度可配置,平衡對PCIe SSD的DMA性能和消耗的邏輯資源

支持循環仲裁(Round Robin Arbitration)和加權循環仲裁(Weighted Round Robin Arbitration)

支持NVMe Admin和IO命令的超時和錯誤處理恢復機制,提供詳盡以及擴展的訪問錯誤狀態輸出

支持的NVMe設備:

Base Class Code:01h(mass storage),Sub Class Code:08h(Non-volatile),Programming Interface:02h(NVMHCI)

MPSMIN(Memory Page Size Minimum):0(4K-byte)

MDTS(Maximum Data Transfer Size):大于等于順序傳輸長度或0(無限制)

LBA Unit:512-byte,1024-byte,2048-byte或4096-byte

一個NVMe AXI4 Host Controller IP直接連接到PCIe SSD

易于集成的同步、可綜合Verilog設計

通過完全驗證的NVMe AXI4 Host Controller IP

概述

NVMe AXI4 Host Controller IP作為一個對PCIe SSD的高性能存儲控制器,不但提供對PCIe SSD的配置管理功能,而且提供對PCIe SSD的IO(Page)讀寫以及DMA讀寫功能。

NVMe AXI4 Host Controller IP具備PCIe SSD Management,實現對PCIe SSD的復位/斷電/SMART/Error Information/Device Self-test管理功能。

NVMe AXI4 Host Controller IP具備ASQ/ACQ引擎,實現NVMe Admin Command Set:Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration。

NVMe AXI4 Host Controller IP具備IO(Page) Wr/Rd引擎和SQ1/CQ1引擎,實現對PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數據塊擦除功能。

NVMe AXI4 Host Controller IP具備DMA Wr/Rd引擎和SQn/CQn引擎,實現對PCIe SSD的DMA讀寫功能。

上電后,NVMe AXI4 Host Controller IP內置的PCIe Device Enumerate & Configuration自動實現對PCIe SSD的PCIe設備枚舉和配置;然后內置的NVMe Controller Identify & Initialization自動實現對PCIe SSD的NVMe控制器識別和初始化;最后內置的Queue Setup & Initialization自動實現對PCIe SSD的NVMe隊列設置和初始化。至此,NVMe AXI4 Host Controller IP完成對PCIe SSD的所有配置和初始化工作,可以開始提供對PCIe SSD的讀寫、擦除、復位、斷電、SMART、Device Self-test操作。

wKgZomaX58qAJdpBAAHSYGh3ItM420.png

圖 2 NVMe AXI4 Host Controller IP結構框圖

產品規格

性能

PCIe配置參數:Max Payload Size=256-byte,Max Read Request Size=512-byte

PCIe Gen3 SSD(三星990 Pro 4TB),Seq=512KB,1個DMA通道:

DMA寫入速度3380MB/s

DMA讀取速度3550MB/s

PCIe Gen3 SSD(三星970EVO Plus 1TB),Seq=512KB,1個DMA通道:

DMA寫入速度3320MB/s

DMA讀取速度3480MB/s

PCIe Gen3 SSD(Intel D5-P5530 3.84TB),Seq=512KB,1個DMA通道:

DMA寫入速度3350MB/s

DMA讀取速度3440MB/s

PCIe Gen3 SSD(三星980 Pro 1TB),Seq=512KB,1個DMA通道:

DMA寫入速度2950MB/s

DMA讀取速度3430MB/s

資源

KU040

表3.1 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 16016 21927 21 1
NVMe Host Controller 10518 13878 4 0
PCIe Bridge 5499 8049 17 1

表3.2 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 20546 26994 25 1
NVMe Host Controller 15043 18949 8 0
PCIe Bridge 5499 8049 17 1

表3.3 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,4-DMA

LUTs FFs BRAMs PCIe
總資源 29686 36972 33 1
NVMe Host Controller 24188 28933 16 0
PCIe Bridge 5499 8049 17 1

ZU7EV

表3.4 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 21920 31099 38 1
NVMe Host Controller 10558 13962 4 0
PCIe Bridge 11363 17137 34 1

表3.5 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 26448 36126 42 1
NVMe Host Controller 15083 19029 8 0
PCIe Bridge 11363 17137 34 1

表3.6 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,4-DMA

LUTs FFs BRAMs PCIe
總資源 35462 46253 50 1
NVMe Host Controller 24045 29160 16 0
PCIe Bridge 11363 17137 34 1



審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • PCIe
    +關注

    關注

    16

    文章

    1300

    瀏覽量

    84358
  • 主機控制器
    +關注

    關注

    0

    文章

    17

    瀏覽量

    11894
  • AXI4
    +關注

    關注

    0

    文章

    20

    瀏覽量

    8996
  • nvme
    +關注

    關注

    0

    文章

    233

    瀏覽量

    23025
收藏 人收藏

    評論

    相關推薦

    NVME控制器設計1

    的相關寄存來發送 DMA 或隊列管理請求, NVMe控制模塊在得到任務信息后生成對應的 NVMe 命令, 并通過指令提交與完成機制實現與 NVMe
    發表于 04-24 09:45

    高性能 RDMA 傳輸系統:通用性及高性能架構考慮

    該系統架構通過 QSFP28 接口連接上位機進行數據傳輸, AXI-Lite 接口進行系統控制AXI4
    的頭像 發表于 04-14 16:05 ?149次閱讀
    <b class='flag-5'>高性能</b> RDMA 傳輸系統:通用性及<b class='flag-5'>高性能</b>架構考慮

    高速SSD存儲系統中數據緩存控制器整體頂層設計

    數據緩存控制器主要實現了對大量突發數據的緩存、AXI4接口AXI4-Stream接口之間的轉換和NVM
    的頭像 發表于 04-14 10:46 ?137次閱讀
    高速SSD存儲系統中數據緩存<b class='flag-5'>控制器</b>整體頂層設計

    一文詳解AXI DMA技術

    AXI直接數值存取(Drect Memory Access,DMA)IP核在AXI4內存映射和AXI4流IP接口之間提供高帶寬的直接內存訪問。DMA可以選擇分散收集(Scatter G
    的頭像 發表于 04-03 09:32 ?565次閱讀
    一文詳解<b class='flag-5'>AXI</b> DMA技術

    一文詳解Video In to AXI4-Stream IP核

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數據,即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream接口形式,實現了
    的頭像 發表于 04-03 09:28 ?709次閱讀
    一文詳解Video In to <b class='flag-5'>AXI4</b>-Stream IP核

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內存映射接口提供了三種樣式:AXI4
    的頭像 發表于 03-17 10:31 ?667次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>FIFO簡介

    FPGA實現AXI4總線的讀寫

    AWID[3:0]與ARID[3:0]:對于只有一個主機從機設備,該值可設置為任意。
    的頭像 發表于 01-22 15:04 ?2691次閱讀
    FPGA實現<b class='flag-5'>AXI4</b>總線的讀寫

    ZYNQ基礎---AXI DMA使用

    Xilinx官方也提供有一些DMA的IP,通過調用API函數能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本結構如下,主要分為三個部分,分別是
    的頭像 發表于 01-06 11:13 ?1588次閱讀
    ZYNQ基礎---<b class='flag-5'>AXI</b> DMA使用

    一文詳解 ALINX NVMe IP 特性

    的理想選擇。 NVMe?專為 SSD 而生,通過直接利用 PCIe 通道,避免 SATA 協議和外置控制器(PCH)的額外延遲,使性能大幅提升,尤其在隨機 I/O 操作中表現突出。 NVMe
    的頭像 發表于 11-14 13:59 ?525次閱讀
    一文詳解 ALINX <b class='flag-5'>NVMe</b> IP 特性

    AMBA AXI4接口協議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
    的頭像 發表于 10-28 10:46 ?588次閱讀
    AMBA <b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>協議概述

    usb主機控制器位于ahp總線上嗎

    關于“USB主機控制器是否位于AHP總線上”的問題,首先需要明確幾個概念: USB主機控制器 :在USB系統中,主機
    的頭像 發表于 09-25 09:20 ?477次閱讀

    NVMe A4S主機控制器IP用戶指南

    電子發燒友網站提供《NVMe A4S主機控制器IP用戶指南.pdf》資料免費下載
    發表于 08-12 14:49 ?0次下載

    如何在psoc 4控制器 (CY8C4245AXI-483) 中實現RC5協議?

    如何在 psoc 4 控制器 (CY8C4245AXI-483) 中實現 RC5 協議
    發表于 07-04 07:38

    有關PL端利用AXI總線控制PS端DDR進行讀寫(從機wready信號一直不拉高)

    怎么判斷他到底采用了這三種握手里面的哪種握手,這實在令人費解。還是PS端的DDR的機制的問題。 5.31 update: 問題找到部分: 情形一:接口的設置上,如果是設置為AXI4,如圖所示, 那么
    發表于 05-31 12:04

    SoC設計中總線協議AXI4AXI3的主要區別詳解

    AXI4AXI3是高級擴展接口(Advanced eXtensible Interface)的兩個不同版本,它們都是用于SoC(System on Chip)設計中的總線協議,用于處
    的頭像 發表于 05-10 11:29 ?9302次閱讀
    SoC設計中總線協議<b class='flag-5'>AXI4</b>與<b class='flag-5'>AXI</b>3的主要區別詳解
    主站蜘蛛池模板: 2022年国产精品久久久久 | 欧美日韩不卡码一区二区三区 | 天天操欧美 | 狠狠色婷婷丁香综合久久韩国 | 2021天天干 | 亚洲一区在线视频观看 | 精品手机在线视频 | se94se亚洲欧美在线 | 4455永久在线毛片观看 | xxx性xxx乱 | 欧美日韩精品乱国产538 | 高清视频一区二区三区 | 老师别揉我胸啊嗯上课呢视频 | 曰本女人一级毛片看一级毛 | 成 人网站免费 | 日本精品一卡二卡≡卡四卡 | 国产黄网站在线观看 | 亚洲免费在线观看 | 黄色成人在线网站 | 伊人黄色网 | 天天操天天草 | 午夜激情啪啪 | 伊人免费网 | 1024国产手机视频基地 | 国产caoni111在线观看视频 | 精品一区二区三区免费爱 | 噜噜嘿| 国产高清免费在线观看 | 国产一级鲁丝片 | 亚洲欧美色一区二区三区 | 男女交性无遮挡免费视频 | 欧美二级黄色片 | a级毛毛片看久久 | 午夜影院18 | 日本高清不卡视频 | 日韩在线看片 | 中文字幕在线一区二区在线 | 久久草在线视频播放 | 狼干综合 | aa三级动态图无遮无挡 | 动漫精品成人免费网站 |