DDR3是目前DDR的主流產(chǎn)品,DDR3的讀寫(xiě)分離作為DDR最基本也是最常用的部分,本文主要闡述DDR3讀寫(xiě)分離的方法。最開(kāi)始的DDR, 芯片采用的是TSOP封裝,管腳露在芯片兩側(cè)的,測(cè)試起來(lái)相當(dāng)方便;但是,DDRII和III就不一樣了,它采用的是BGA封裝,所有焊點(diǎn)是藏在芯片的底部的,測(cè)試起來(lái)非常不便,一般需要提前預(yù)留測(cè)試點(diǎn)。在DDR讀寫(xiě)burst分析之前,首先得把read burst和write burst分離出來(lái),讀寫(xiě)雙向的數(shù)據(jù)全部都擱在DQS和DQ上。那么,DDR的手冊(cè)中,留下了那些線索供我們進(jìn)行都寫(xiě)的分離呢?要實(shí)現(xiàn)DDR的快速的便捷的分離,在讀寫(xiě)分離之前,我們必須得知道DDR讀寫(xiě)信號(hào)之間的特征差異。首先,看看SPEC里面的定義:
方法一:preamble的差異在每次的burst之前,DQS會(huì)從高阻態(tài)切換到一段負(fù)脈沖,然后才開(kāi)始正常的讀寫(xiě)。這段負(fù)脈沖,我們叫做preamble(preamble實(shí)際上是在讀寫(xiě)前,DQS提前通知DRAM芯片或者是controller的信號(hào))。一般說(shuō)來(lái),讀數(shù)據(jù)DQS的preamble寬度要大于寫(xiě)數(shù)據(jù)。對(duì)于DDR3,情況就更簡(jiǎn)單了。因?yàn)樵贒DR3中,讀數(shù)據(jù)的preamble是負(fù)脈沖,寫(xiě)數(shù)據(jù)的preamble是正脈沖。
方法二:幅度上的差異一般在DRAM端進(jìn)行測(cè)試,寫(xiě)數(shù)據(jù)從memory controller出來(lái),經(jīng)過(guò)了主板PCB板,內(nèi)存插槽和內(nèi)存條PCB板,到達(dá)DRAM顆粒的時(shí)候,信號(hào)已經(jīng)被衰減了,而讀數(shù)據(jù)剛剛從DRAM出來(lái),還沒(méi)有經(jīng)過(guò)任何的衰減,因此讀數(shù)據(jù)的幅度要大于寫(xiě)數(shù)據(jù)。如下圖所示方法三:寫(xiě)數(shù)據(jù)是DQS和DQ centre-align(中間對(duì)齊), 讀數(shù)據(jù)DQS和DQ是edge align(邊沿對(duì)齊),memory controller在接收到內(nèi)存的讀數(shù)據(jù)時(shí),在controller內(nèi)部把DQS和DQ的相位錯(cuò)開(kāi)90度,實(shí)現(xiàn)中間對(duì)齊來(lái)采樣(這個(gè)過(guò)程示波器就看不到咯);方法四:斜率的差異:讀數(shù)據(jù)的斜率大于寫(xiě)數(shù)據(jù)。一般在DRAM端進(jìn)行測(cè)試,寫(xiě)數(shù)據(jù)從memory controller出來(lái),經(jīng)過(guò)了主板PCB板,內(nèi)存插槽和內(nèi)存條PCB板,到達(dá)DRAM顆粒的時(shí)候,信號(hào)已經(jīng)被衰減了,所以,斜率也小一些;而讀數(shù)據(jù)剛剛從DRAM出來(lái),還沒(méi)有經(jīng)過(guò)任何的衰減,因此讀數(shù)據(jù)的斜率要大于寫(xiě)數(shù)據(jù)。也可以從下圖得到區(qū)分。
-
DDR3
+關(guān)注
關(guān)注
2文章
284瀏覽量
43167
原文標(biāo)題:四種方法搞懂DDR3的讀寫(xiě)分離
文章出處:【微信號(hào):eet-china,微信公眾號(hào):電子工程專(zhuān)輯】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
基于FPGA的DDR3多端口讀寫(xiě)存儲(chǔ)管理系統(tǒng)設(shè)計(jì)

【紫光同創(chuàng)國(guó)產(chǎn)FPGA教程】【第十章】DDR3讀寫(xiě)測(cè)試實(shí)驗(yàn)

DDR3 SDRAM配置教程

基于FPGA的DDR3多端口讀寫(xiě)存儲(chǔ)管理設(shè)計(jì)
cyclone V控制DDR3的讀寫(xiě),quartusII配置DDR3 ip核后,如何調(diào)用實(shí)現(xiàn)DDR3的讀寫(xiě)呢,謝謝
基于FPGA的DDR3多端口讀寫(xiě)存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)
DDR3芯片讀寫(xiě)控制及調(diào)試總結(jié)
怎樣對(duì)DDR3芯片進(jìn)行讀寫(xiě)控制呢
ddr4和ddr3內(nèi)存的區(qū)別,可以通用嗎
基于FPGA的DDR3多端口讀寫(xiě)存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)

DDR3備受輕薄本板載內(nèi)存青睞 DDR3有何優(yōu)勢(shì)
基于AXI總線的DDR3讀寫(xiě)測(cè)試

基于FPGA的DDR3讀寫(xiě)測(cè)試

評(píng)論