電源芯片耗散功率與結溫關系的探討
以下文章來源于慧智微電子 ，作者小慧
01如何僅通過EM仿真SNP文件獲取傳輸線特征阻抗?
Q：請問目前通過EM仿真得到傳輸線的SNP文件，僅有這個的情況下能仿真得到傳輸線的特征阻抗嗎？
A：一般來講，只在這個端口加Term，然后設置這個Term的阻抗為Zo, 之后掃描Zo, 看什么時候，這個端口的反射系數最小。這時候的Zo，就是特征阻抗。(但是需要考慮其它的端口怎么連接--這是一個問題)。如果是兩端口，兩個端口的連接傳輸線是一樣的。那就加兩個Term，兩個Term的阻抗都設置為Zo.....
Q：好的，謝謝你，我這就去試試。
02電源芯片耗散功率與結溫關系的探討
Q：請問下有人了解，電源芯片這個耗散功率是在結溫150°C下算出來的嗎？
A：不是，超過結溫，pn結損壞。
Q：那他這個耗散功率是，結溫多少的時候測出來的？
A：最大結溫一般是晶元廠測出來的吧。實際上使用器件也不關心結溫多少，也很難測出來。只要散熱夠好就ok。做什么產品啊，這么糾結功耗與結溫的關系。
Q：因為他只給了個耗散功率，想算他的熱阻，之前一版85度時電源自保護了，所以想先預算一下。
A：你說的這個耗散功率應該是滿載工作時的最大熱耗。
可靠性考慮，半導體芯片針對結溫(TJ)規定了安全上限，通常為150°C(有時為175°C)。
裸芯片，結溫可以用顯微紅外熱像儀測試。封裝好的芯片熱阻，可以用熱阻測試儀（如t3ster）測試。
Q：好的，謝謝，多找了幾份規格書反推了一下，有的是125度，有的是150度。所以按150度推算熱阻系數保守一點。
03包絡阻抗、基波阻抗與二次諧波阻抗的差異
Q：請問大家一個問題，包絡阻抗是什么意思，和我們的基波阻抗，二次諧波阻抗區別在哪？
A：我理解包絡阻抗應該是雙音信號或寬帶信號才有的概念，基波阻抗和諧波阻抗不論單音雙音和寬帶都要考慮。譬如有兩個雙音信號f1和f2，那它們的包絡阻抗就是(f1-f2)和(f2-f1)頻點處的阻抗，是寬帶信號記憶效應的主要來源，可以參考下慧智微公眾號之前有篇講記憶效應的文章。
Q：?好的，謝謝哥，我看下文章。
04功率檢測器指標與插入損耗的關系
Q：有人了解功率檢測器指標嗎，這個檢測的準確度（dB）是對主路的的插入損耗嗎？
A：圖片里這是耦合功率再經過檢波電路后的規格。
“有人了解功率檢測器指標嗎，這個檢測的準確度（dB）是對主路的的插入損耗嗎？”這里的檢測準確度應該是這樣理解：在檢測電壓為0.65v時，對應的輸出功率在25dBm+-0.5dB。
Q：一下子就懂了，感謝大佬。
05電源線對ACLR影響分析及改進措施
Q：B5 Tx走線這里包地沒做好的話，會被影響到ACLR嗎？
A：會，靠電源這么近的嘛，要多打低孔了哦。
Q：ACLR直接掉到20了。
A：這些是什么線？
A：旁邊電源啊。
A：不會有耦合嗎？
就算地連起來了也會有影響，VBAT線應該可以網上移動一點，然后中間打地孔呢。
Q：ok，叫人改一下，感謝大佬。
A：記得電源線和那個孔之前一定要用地孔隔開，要不還會被影響
Q：好的，為啥會被電源線影響啊？B5Tx 800MHz。
A：電能轉磁能唄。
A：電源有噪聲。
Q：是把E-UTRA1的底噪抬太高了嗎？
A：不是底噪。差的電源在被抽取電流的時候，會產生紋波。
Q：多謝大佬們解惑。
06功率檢測電路設計與仿真中的關鍵因素探討
Q：有人了解功率檢測電路的運行規則嗎？是不是 PA 正常工作的時候不開啟，當 PA 出現異常就檢測功率(??ω??)?
A：回環檢測功率，CLPC校準，WIFI是這么用的。
Q：太深奧，沒太明白。
A：你就當這個det當成一個二極管。
Q：但設計的時候，不需要考慮檢測電路對這個的影響嗎？我仿真出來，加了檢測電路直接調了幾個 dB。
A：那說明det吸收的功率太大，電路問題。
A：檢波器嗎？檢波器的話可以耦合一個線圈出來。
Q：這是我參考的電路，主要的影響還是這個耦合電容的問題，電容太小，檢測的電壓變化不大，電容太大，檢測的電壓正常，但對主路的影響很大。
A：主路耦合出來。
Q：耦合電容不行嗎？
A：做檢波器是為了做包絡跟蹤嗎？
Q：wifi-pa的功率檢測，是不是包括跟蹤的話，不是特別清楚。
A：一般0.5dB，放在級間。
Q：我是吧級間和這個放在一起仿真，但損耗太大了，要不就是檢測的功率，不太對。
A：電路問題，自己想想。
Q：有沒有那種講關于這個功率檢波電路的資料什么的，感覺我現在已經暈了。
A：有個log det的。好像，ieee搜一下。
Q：okok，多謝大佬。
07ADS模板仿真FT與Fmax遇到的問題及解決方法
Q：有大佬用過ADS模板仿真ft與fmax，替換掉原來bjt，后沒有仿真結果呢？
A：好好研究，沒啥問題。
Q：啊？
A：看看下面的公式，分析下ADS怎么仿真ft和fmax的，你就知道為啥沒數據了。
Q：嗯嗯好嘛，從這個X開始就沒數據了。
A：哎，你把原理圖的頻率設置高一點，300g。
Q：好嘛，多謝多謝。
Q：咨詢一下各位大佬，一般芯片測試都是要焊接在PCB上去測試，但這會引入PCB的影響（比如損耗等），怎么能在測試中盡可能去除PCB的影響、只考察芯片本身的性能呢？
A：去嵌，你可以在你測試的PCB上做TRL校準的校準件然后測試的時候用TRL校準去嵌就可以測試到芯片端面了。
A：去嵌入，AFR會方便一點。
Q：類似于這樣的原理是嗎？PCB板相當于這里的誤差盒？
我看《微波工程》這里講TRL校準是可以將校準件和被測件級聯，就是構造成3個二端口網絡的級聯，但實際的芯片是和PCB板焊在一起（PCB板上還可能有接地通孔），我就是不懂那這樣的話PCB板怎么做校準件呢？
A：一般會按照PCB專門做一塊校準板。
你這種夾具不好拆裝的，那就是做前處理比較合適，做個TRL校準板。
Q：哦哦，好吧感覺我自己好像想復雜了。
A：你要做一塊一摸一樣的pcb做你的校準件的，國外好像有人專門做這個的。
A：看看xiaoning ye的文章吧，講的很清楚。
Q：好的多謝各位大俠。
09負載牽引與功率效率圓分析及匹配策略
Q：求問：負載牽引得到的功率圓和效率圓為什么會錯開，而不是重疊在一起。
A：好問題！
A：膝點電壓吧？
A：對的。
Q：可以展開一下嗎？大佬
A：從負載線的角度考慮唄。
Q：這個膝點電壓和模集里的過驅動電壓是一個意思么？
A：顯然不是。
Q：應該是i-v曲線里的那個Vknee吧？
A：膝點電壓是Vds的電流開啟電壓，過驅動電壓是Vgs的電流開啟電壓。
A：就是功率管從線性區進入飽和區的拐點電壓。
Q：前輩能詳細講講嗎？效率和功率圓怎么分析的。
A：那這數值上不就是過驅動電壓么，就是飽和區那個分界電壓唄。哦沒事了，CMOS對線性飽和區的定義和模電不一樣。
A：負載線匹配得最大功率，共軛匹配得最大效率，牽引的阻抗不同，在Smith圓上的位置不同。
A：共軛匹配不是最大功率傳輸嗎？還是我記錯了。
Q：不是吧共軛匹配不是s11 s22最好嗎？
A：是最大功率傳輸，所以增益應該是最大的。
A：共軛是讓功率最大化傳輸。
Q：嗷嗷但是小信號增益最大的話輸出功率也會最大嗎？
A：不會啊，這個共軛的阻抗大概率不是loadpull負載線出來的Zopt。
A：Zopt應該是最大功率。
A：解釋功率圓心和效率圓心不重合的原因：
A：之前看到的一張圖：
Q：對于單級PA，高功率=高增益吧；power match獲得的最大輸出功率點，就是最高增益點？所以這里的A和B說法有矛盾嗎？當然，高功率不等于高效率；
A：這張圖很明顯了，
這就是負載調制
Q：是的，這張圖上，小功率下，共軛匹配下增益和輸出功率比power match的要大；但是飽和輸出時，比不上power match的輸出功率；
A：個人理解負載調制是個廣泛的說法，這里的調制和doherty的負載調制不是一個東西。
A：簡單來說，負載調制就是電流源控制電壓源端口看到的負載。
A：最大功率和最大PAE的圓心一般不會重合的，這個圖就能說明問題。
A：因為PAE考慮了增益，而功率就只考慮了功率本。
A：對滴。
A：單級負載牽引增益對效率還是有點影響，有可能某個阻抗點的增益高輸出功率也比最大功率小不了多少，那那個點的效率就比最大功率點的效率高。
A：是這樣滴。
A：強。
A：老司機啊！
A：謬贊了各位，我只是之前想過。
10自行設計片內電感能否優化尺寸和Q值？
Q：有自己畫過片內電感的同志嘛，請問自己畫的同樣感值的情況下能否比pdk自帶的面積小些，Q值高些？
A：什么頻段的？低頻的話好像用pdk里的說不定更準些。
Q：2.4G，Pdk里的面積好大啊，tsmc65nm中電感外面還包圍著其他東西。
A：可能就是因為這樣才準吧pdk自帶了一些處理，自己繞應該也可以，不過可能自諧振頻率會比較低看形狀和線寬了，應該有幾nH了吧。
Q：3.5n，Pdk的感覺也不是很準，和理想的ind和R串聯的模型不是很等效。
A：看你帶寬多少了，自己繞一個也行。
Q：帶寬80M，藍牙頻段。
A：有沒有可能是你這個等效太簡單了，肯定pdk的準啊20G以下都是實測出來的數據。
Q：啊，這樣子啊，那我打算用片外的了。
A：實際電感的等效模型很復雜的。
Q：是的，跟我算的有差距。
A：你也沒考慮寄生電容吧？
Q：沒有的，我就用串聯電阻等效的。
A：那么長的線圈走線寄生電容也不小的，片外的話就得考慮鍵合線的影響。
Q：感謝各位，Q值大一些就行，我主要是Q值對我的電路影響太大了，片內的3.5n的電感Q值才14.5，面積還賊大356×365。
A：那就片外其實這個頻率片上電感能有十幾的Q就不錯了，線寬都得二十um吧。
A：片上電感Q值15基本極限了。
A：那不至于，毫米波能20+。
A：對Q值要求很高，用鍵合線比較好。
Q：電感小一點能15以上，電感越大Q值越小。
A：pdk里能有14.5已經不錯了。
Q：是的。
11在諧波測試中，是否需要使用外部濾波器來濾除主頻？
Q：請問各位老師，在做諧波測試時，是否需要在頻譜儀前使用外部濾波器，把主頻濾除掉？按道理頻譜儀里面也有濾波器，用外部濾波器測試前后，諧波差異30dB，是不是可以判斷主頻的確在頻譜儀里面混出諧波了？
這是我用到的高通濾波器。
A：主頻肯定要濾掉的，不然主頻進到頻譜儀里面，產生非線性，這個諧波能量就不一定是你這產品產生的，有可能是頻譜儀帶來的。如果你的主頻功率大，進到頻譜儀里面，過載也會產生很多非線性。
A：單機+高通濾波器，中間最好再加一個隔離器。
Q：我的主頻是2.4G，頻譜儀只打4～8G看諧波，依然會有主頻在頻譜儀里面混出諧波意思是頻譜儀里面的濾波器，在Freq Range里面并不能完全把主頻能量抑制嗎？謝謝各位老師
GPT還是需要改善呀
測試諧波時，需不需要加高通濾波器，把主頻濾掉?
測試諧波時，通常不需要加高通濾波器來濾掉主頻信號。諧波是指在電力系統中，由于非線性負載的存在，電流和電壓波形發生畸變，產生頻率為基波頻率整數倍的額外頻率分量。這些頻率分量就是諧波。
在測試諧波時，我們通常關注的是這些額外的頻率分量，而不是基波頻率分量。因此，測試設備(如頻譜分析儀、諧波分析儀等)本身就會包含高通濾波器，用于濾除基波頻率以下的信號，只顯示諧波頻率分量。
高通濾波器的截止頻率設置通常會高于所關注的諧波頻率范圍，以確保只顯示諧波分量。例如，如果關注的是50Hz電網頻率的諧波，高通濾波器的截止頻率可能會設置在50Hz以上，比如100Hz或更高。
在實際測試中，確保測試設備正確設置，并選擇合適的諧波分析功能，就可以直接獲取諧波頻率分量的信息，而不需要額外添加高通濾波器。
所以說，在做RE，RSE等認證測試時，是需要增加陷波器，把主頻濾除，以免在頻譜儀中混出其他雜散頻點對嗎？
A：有條件最好用腔體的帶阻濾波器。
A：GPT回答的這個，濾波器應該不能覆蓋到你這種高頻的吧？這個就只陷掉主頻，窄帶陷波器，其他的高低頻雜散才能看到，如果用高通濾波器，低頻的雜散就看不出來了。
A：頻譜儀主頻不飽和的前提下動態也有80左右，你是諧波抑制很大的話需要濾掉主頻再看，頻譜儀里面按頻率劃分為幾段 ，頻率低的只有低通 ，其他段有YIG電調濾波器，最好是不指望用頻譜儀的。
Q：明白了，感謝各位的指導！
-
阻抗
+關注
關注
17文章
961瀏覽量
46300 -
仿真
+關注
關注
50文章
4127瀏覽量
134059 -
傳輸線
+關注
關注
0文章
377瀏覽量
24141 -
電源芯片
+關注
關注
43文章
1103瀏覽量
77301
原文標題：如何僅通過EM仿真SNP文件獲取傳輸線特征阻抗？
文章出處：【微信號：射頻學堂，微信公眾號：射頻學堂】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
MOS管耗散功率的計算
詳解芯片的結溫
如何計算MOSFET的功率耗散
芯片熱阻計算/熱與結溫的關系
防止過高的 LED 結溫
結溫計算與低熱阻LED探討
Tvj - IGBT元宇宙中的結溫
工商網監
評論