先進封裝技術(Semiconductor Advanced Packaging) - 1 混合鍵合技術(上)

先進封裝技術(Semiconductor Advanced Packaging) - 2 混合鍵合技術(下)

先進封裝技術(Semiconductor Advanced Packaging) - 3 Chiplet 異構集成(上)

先進封裝技術(Semiconductor Advanced Packaging) - 4 Chiplet 異構集成(下)

先進封裝技術(Semiconductor Advanced Packaging) - 5 TSV 異構集成與等效熱仿真

先進封裝技術(Semiconductor Advanced Packaging) - 6 扇出型晶圓級封裝（FOWLP）

先進封裝技術(Semiconductor Advanced Packaging) - 7 扇出型板級封裝（FOPLP）

先進封裝技術(Semiconductor Advanced Packaging) - 8 3D封裝與TSV技術

先進封裝技術(Semiconductor Advanced Packaging) - 9 堆疊封裝（PoP）技術

先進封裝技術(Semiconductor Advanced Packaging) - 10 2.5D封裝與異構集成技術

先進封裝技術(Semiconductor Advanced Packaging) - 11 SiP 系統級封裝

先進封裝技術(Semiconductor Advanced Packaging) - 12 表面貼裝技術 SMT

先進封裝技術(Semiconductor Advanced Packaging) - 13 倒裝封裝 Flip Chip

先進封裝技術(Semiconductor Advanced Packaging) - 14 光電共封技術(CPO) (上）

先進封裝技術(Semiconductor Advanced Packaging) - 15 光電共封技術(CPO) (下）

隨著摩爾定律逐漸逼近物理尺寸的極限，業界不斷探索著新的技術方案。前道的芯片設計和晶圓制造廠商不再單純追求通過先進制程實現芯片內晶體管密度的增加，而是逐漸提倡從系統端出發，將復雜集成功能的芯片分解，形成某一特定功能的模塊化小芯片，通過先進封裝技術將這些小芯片實現高密度互連與集成，也就是chiplet技術。

Chiplet 技術設計的核心思想是先“分”后“合”，即先將單芯片中的功能塊拆分出來，再通過先進封裝模塊將其集成為大的單芯片。

“分” 可解決怎么把大規模芯片拆分好的問題，其中架構設計是分的關鍵（需要考慮訪問頻率、緩存一致性等）。

“合” 是指將功能比較重要的部分合成在一顆芯片上，其中先進封裝是合的關鍵（需要考慮功耗、散熱、成本等）。

使用 Chiplet 技術的大芯片一定是“分”與“合”共同作用的產物。采用 Chiplet 技術通常有以下 4 個優勢：

芯片可分解成特定模塊。這可使單個芯片變得更小并可選擇合適的工藝，以提高工藝良率，擺脫制造工藝的限制，降低成本。

Chiplet 小芯片可被視為固定模塊，并可在不同產品中進行復用，具有較高的靈活性。這不僅可以加快芯片的迭代速度，還能提高芯片的可擴展性。

Chiplet可以集成多核，能夠滿足高效能運算處理器的需求。

相較于更先進的半導體工藝制程，Chiplet的綜合成本更低，收益更高。

Chiplet 和集成封裝之間的主要區別在于，Chiplet是一種芯片設計方法，而集成封裝是一種芯片封裝方法。Chiplet 集成封裝技術主要有 4 種封裝方式：

多芯片封裝，該技術通過將芯片并排放置在有機基板上來實現芯片間的通信；

利用硅橋實現芯片互連，并將硅橋嵌入到封裝基板中；

使用硅中介層連接芯片并進行重布線，再將硅中介層封裝到基板上；

使用扇出型中介層進行重布線，僅在芯片連接處使用硅橋進行互連。

其中，硅橋技術通過在特定位置埋入帶有多層 RDL 的小型橋連芯片，實現了 2 個芯片的電氣連接，硅橋作為高密度互連基板制造的關鍵組成部分，有效降低了制造成本。

2011 年，臺積電為賽靈思打造一顆 28nm工藝的 FPGA 芯片，受工藝和良率影響，臺積電巧妙的將一個大尺寸 FPGA 芯片分成 4 顆較小的 FPGA 芯片，如下圖所示，芯片間的互連以及芯片與基板的互連通過硅轉接板完成，該技術也就是現今如火如荼的 2.5D TSV 硅中介層轉接技術(CoWoS)。CoWoS 的出現有效解決了多芯片間高密度、短距離的互連問題，但也大大提高了封裝集成工藝成本。為解決硅轉接板帶來的成本問題，橋接技術出現在了大眾視野中。

首先，目前芯粒異構集成需求中，芯粒間高密度互連涉及的信號區域通常為很小的局域的范圍，沒有必要在整個基板或者轉接板上開發精細化布線技術。其次，通過橋接互連能滿足互連密度需求，且橋接載體的制造工藝相較于 TSV 轉接板制造工藝較簡單，成本較低，工藝更靈活。

橋接的載體可以是剛性的也可以是柔性的，剛性橋接技術最為知名的也就是英特爾提出的嵌入式多芯片互連橋接技術(EMIB)，高精度布線通過前道工藝在硅載體上制備，形成剛性的硅橋芯片。

柔性橋接就是把再布線通過環氧樹脂材料進行包裹，SUN Microsystems 于 2004 年提交了第一個柔性電橋專利申請 US 2006/0095639 A1，但是柔性橋接載體與芯粒的組裝難度遠大于剛性橋接，實用性不佳。

Intel’s Embedded Multi-die Interconnect Bridge (EMIB)

英特爾提出的 EMIB 技術核心思想就是通過硅橋芯片上局域高密度布線解決傳統基板布線密度不足問題。EMIB 技術相較于臺積電的CoWoS 和安靠的 SLIM 技術，其關鍵的優勢在于沒有轉接板帶來的制造成本、工藝制造以及尺寸限制的問題。首先硅橋作為預制件可以通過前、中道工藝制備高密度布線，相較于硅轉接板需要額外配套高深寬比打孔、金屬填充等工藝，其工藝成本和技術難度較低。其次硅轉接板或者扇出型封裝受到材料本身強度的限制，尺寸無法做大，因此限制了芯粒的尺寸以及封裝后的尺寸。最后 EMIB 技術的開發基于標準有機基板工藝，沒有額外引入新的技術，開發難度相對較低。

EMIB 技術方案基于標準有機基板制備工藝，但其核心挑戰在于如何精確完成盲孔與硅橋芯片焊盤間的對準，其難點主要包括：硅橋貼裝精度、基板與硅橋之間裝片孔洞、硅橋偏移、盲孔成型等。英特爾在對準精度控制提升、芯片粘接膜(DAF)材料選擇設計、硅橋翹曲控制、硅橋包封保護以及工藝整合方面都做到了精益求精，最終能夠完成 EMIB 技術的完美實現。

EMIB 技術方案已在 Stratix10 FPGA 系列產品上得到應用驗證，滿足產品對高密度、大帶寬、高性能以及成本控制等一系列產品需求。EMIB 本質上屬于二維集成封裝技術，除了 EMIB 先進封裝技術外，英特爾還推出了面向三維異構集成芯片堆疊的基于有源硅板載的 Foveros 技術，能適用于小尺寸產品或對內存帶寬要求更高的產品。

IBM’s Direct Bonded Heterogeneous Integration (DBHi)

IBM 提出的基于硅橋芯片互連的先進封裝技術為基于直接鍵合的異構集成技術(DBHi)，與英特爾 EMIB 硅橋與芯片分開組裝的方案不同，IBM 的 DBHi 技術將硅橋與芯粒直接鍵合形成預制件，然后將組裝好的芯片預制件與基板再次進行封裝。

DBHi技術有以下3 個特點:

硅橋與芯片先進行組裝，形成芯片-硅橋預制件，因此硅橋不會完全被包封；

硅橋和芯片上分別采用了兩種結構的凸點，硅橋上生長了 C2 銅柱凸點，芯片上生長了 C2 球狀凸點以及焊盤，區別于 EMIB 在單顆芯片上采用了兩種凸點的方式;

基板頂層存在空腔，該空腔的空間僅用于放置硅橋芯片；

IBM 提供了一種與 EMIB 和嵌入環氧樹脂材料方案不同的思路。無論是硅橋與有機基板融合的 EMIB 技術，還是硅橋與扇出型封裝結合的技術，硅橋芯片都是內嵌在基板或者轉接板層內，是被完全包封的狀態，并且需要在硅橋上額外制作線路層完成芯片間的互連，而 DBHi 技術中硅橋直接與芯片互連，硅橋只需要通過底填的方式進行保護。

Universal Chiplet Interconnect Express (UCIe)

2022年3月2日，英特爾牽頭的通用芯粒互連技術(UCIe)行業聯盟宣布成立，UCIe 董事會和領導層包括創始成員 ASE、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung和臺積電，以及新當選的成員阿里巴巴和 NVIDIA。

UCIe 推薦了標準封裝和先進封裝兩類集成技術方案以此滿足不同芯粒的集成需求，如下圖所示，芯粒的標準封裝通過高密度有機基板實現互連，先進封裝則是通過硅基載體實現互連，其中硅基載體可以是硅轉接板，對應臺積電的 CoWoS 技術，也可以是硅橋芯片，對應英特爾的 EMIB 和日月光的 FoCoS-Bridge 技術。

2023年2月13日，中國科學院計算技術研究所牽頭的《小芯片接口總線技術要求》正式發布，在該要求中，硅橋互連技術同樣是芯粒集成的推薦方案之一，與 UCIe 略有區別的是硅橋與扇出型封裝進行了結合。