追求更高的數(shù)據(jù)吞吐量、更短的響應時間和更低的安裝成本，是推動工業(yè)網(wǎng)絡設計持續(xù)改進的驅動力。因此，在點對點連接中，為了允許即時和連續(xù)地交換二進制數(shù)據(jù)，全雙工總線已經(jīng)成為首選接口。與一次僅在一個方向上發(fā)送或接收數(shù)據(jù)的半雙工接口不同，全雙工接口同時在兩個方向上發(fā)送或接收數(shù)據(jù)。然而，全雙工接口帶來迅捷性的代價是需要更多的電纜，安裝成本也更高（參見圖1）

圖 1. 全雙工接口需要使用的電纜量是半雙工接口的一倍

為了抵消這種缺點，RS-485 用戶決定采用一種允許在單條雙絞線電纜上傳輸全雙工數(shù)據(jù)的新型接口。

這種新型點對點接口違反了RS-485在任何時候都要避免總線爭用的基本原則之一，通過保持兩個全雙工收發(fā)器始終啟動，依靠總線爭用運行。

為了增強接口的抗噪聲性能，這類收發(fā)器是電氣隔離的。這樣就可保持總線免受共模噪聲影響，從而可在共模電壓高達±600V、有電噪聲的環(huán)境中，確保可靠的數(shù)據(jù)傳輸。

通過單個信號對進行全雙工通信需要在收發(fā)器之間進行 4 線至 2 線轉換，并要求總線電纜能夠區(qū)分進來（接收）的數(shù)據(jù)和出去（發(fā)送）的數(shù)據(jù)（參見圖 2）。

圖 2. 通過單條雙絞線進行全雙工傳輸需要 4 線至 2 線轉換

4 線至 2 線轉換器的設計是比較難辦的部分。盡管有解決數(shù)字化數(shù)據(jù)隔離問題的電路，但是這類電路元件數(shù)量多，PCB 布局復雜，因此設計成本相當高。這種方法還有一個很大的缺點：這種電路只能在低噪聲實驗室環(huán)境中運行。此外，電路如果暴露于高共模電壓之中，會導致電路停止運行。

為了向設計師提供可靠的高速解決方案，通過100米長的電纜以4Mbps速率傳輸數(shù)據(jù)，同時承受高共模電壓，本文討論了一種總線節(jié)點設計，該設計由1個隔離式全雙工收發(fā)器和6個電阻構成，執(zhí)行電流限制、線路終接和4線至2線轉換。

在總線節(jié)點設計中，有3個主要方面需要考慮（參見圖3）：

• 電流限制：因為兩個收發(fā)器都持續(xù)運行，就會發(fā)生總線爭用，導致較大的差分電流。此外，收發(fā)器接地線之間有很大的地電位差，這也會導致較大的共模電流流過。為了防止驅動器過載并最終導致熱關斷，必須在驅動器輸出路徑中放置電流限制電阻（R_S）。

• 總線節(jié)點終接：為了防止信號在線路上的反射，總線節(jié)點阻抗與總線電纜的特性阻抗必須匹配。這種匹配是通過終端電阻R_T實現(xiàn)的。

• 4線至2線轉換：由總線電阻（R_B）、驅動器輸出電阻（R_D）和接收器輸入阻抗（R_IN）組成的電阻分壓器從總線上的全雙工數(shù)據(jù)中提取接收信號。

圖3. 總線節(jié)點設計的3個主要方面

驅動器輸出參數(shù) R₀和 V₀

因為兩個驅動器始終保持運行，那么它們的輸出阻抗 (R_O) 和差分電動勢 (V₀) 就會影響所有電阻值和總線上電壓關系的計算。通過驅動器的 V-I 特性畫一條最適合的直線，就可以迅速確定這兩個參數(shù)，收發(fā)器數(shù)據(jù)表中通常提供該特性。就圖 4 所示的收發(fā)器而言，這些參數(shù)為 V₀ = 4.5V 和 R_O = V₀/I_O = 50?。

圖 4. 用 RO = 50? 和 VO = 4.5V 確定驅動器輸出特性

電流限制電阻R_S

計算R_S的值，以便在兩個驅動器輸出電壓之差處于最大值時，將其電流限制在正常工作時的值。例如，如果兩個驅動器的輸出極性相反，那么它們之間的典型電壓差為 3.3V。若將輸出電流限制到約30mA，就需要3.3V/30mA=110?的總電阻，即每個R_S為55?。使用工具箱中標準值最接近的電阻，每個R_S就變成了60.4 ?。

圖5. 單端、點對點數(shù)據(jù)鏈路

線路終接

為了防止總線上的信號反射，總線節(jié)點的輸入阻抗必須與電纜特性阻抗Z_O匹配。這意味著，終接電阻（R_T）與由兩個R_S電阻和驅動器輸出阻抗（R_O）組成的串聯(lián)電路并聯(lián)后，總阻抗應該等于Z_O。

因為R_T是調節(jié)總線節(jié)點阻抗使其接近Z_O的惟一選擇，那么我們就從等式1中求出R_T：

在等式2中代入R_S = 60.4?、R_O = 50?和Z₀ = 100?（就CAT-5電纜而言）這些值，得出的結果為241?，從E-96系列標準電阻值中選擇下一個稍高的值，那么Z₀ = 243?。

4線至2線轉換

4線至2線轉換器使總線節(jié)點能夠從總線上的全雙工信號中，提取相反方向總線節(jié)點的輸出信號，它是通過從總線電壓減去其自身驅動器輸出做到的。?注意看節(jié)點1（參見圖6），我們以G₁和G₂作為通用增益系數(shù)建立了總線電壓V_B1的等式。

從中解出V_D2分量，我們就可得到總線節(jié)點2衰減后的輸出：

電路方面，等式4可以用多個差分放大器實現(xiàn)。每個放大器級都需要4個增益電阻，元件數(shù)量顯著增加，因此這種解決方案是一種成本較高且復雜的設計。

圖6. V_B1= V_D1 x G₁ + V_D2 x G₂

不過，如果我們將V_D1 和 V_B1 分解成各自的線電壓（V_D1= V_Y – V_Z，V_B1 = V_P – V_N），并通過電阻分壓器（參見圖7）加上這兩個電壓，那么我們就可以在求和點處將這些電壓定義成接收器輸入電壓V_A和 V_B：

其中，G_V1 和 G_V2 是分壓器的通用增益系數(shù)。

圖7. 分壓器實現(xiàn)電壓求和

然后，求出V_A – V_B之差，就得到了實際的接收器輸入電壓：

比較等式4和等式5的增益系數(shù)，得出G₁= G_V1、G₂ = G_V1x G_V2和G_V2= 1，這證明分壓器概念是有效的。就實際應用而言，必須考慮接收器輸入阻抗（R_IN），因為它會導致增益系數(shù)降低。為了將 R_IN 的影響降到最低，建議使RB值小于0.1 R_IN，但是大于1k?，以保持較低的差分總線負載：

R_B/R_D之比應該等于V_B1/V_D1之比，即G₁，因此要求R_D= R_B/G₁。不過，G₁是L（總線電纜長度）、R_S、R_T和Z₀的非線性函數(shù)，因此產生了一個復雜的代數(shù)表達式。為省去讀者了解代數(shù)表達式細節(jié)的麻煩，等式7為計算R_D的最終表達式：

其中L是電纜長度，單位是英尺。

圖8和圖9顯示了100米CAT-5電纜上4Mbps高速全雙工數(shù)據(jù)鏈路的設計和波形截圖。每個總線節(jié)點都包括一個隔離式4Mbps全雙工收發(fā)器和一個R_S = 60.4?、R_D = 2.49k?、R_B = 1k?和R_T = 243?的電阻網(wǎng)絡。

請注意，從DE及DI引腳到正電源應用10k?上拉電阻，可在總線空閑時和本地控制器的發(fā)送輸出為高阻抗時，使驅動器輸出保持高水平。

圖8. 通過單條100米CAT-5電纜鏈路，在節(jié)點1以2Mbps數(shù)據(jù)速率和在節(jié)點2以4Mbps數(shù)據(jù)速率進行全雙工數(shù)據(jù)傳輸

驅動器輸入由不同數(shù)據(jù)速率的邏輯信號提供。D1和D2以隨機相移分別接受2Mbps信號和4Mbps信號。圖9顯示，節(jié)點2（R2）的接收器輸出正確顯示了D1的輸入數(shù)據(jù)，反之亦然。R1顯示D2的輸入數(shù)據(jù)。

圖9. 正確解碼的全雙工2Mbps和4Mbps數(shù)據(jù)

通過4線至2線轉換器，實現(xiàn)了在單條雙絞線電纜上發(fā)送全雙工數(shù)據(jù)，將全雙工收發(fā)器的4引腳總線I/O連接到2個總線電纜連接器上。為了實現(xiàn)簡單、低成本的總線節(jié)點設計，可以采用分壓器從總線上的全雙工混合信號中提取接收信號。除了本文討論的采用隔離式全雙工收發(fā)器ISL32705E的高速數(shù)據(jù)鏈路，Intersil另外還提供廣泛的針對各種數(shù)據(jù)速率、輸出驅動和共模電壓的全雙工收發(fā)器。

TomKugelstadt是瑞薩電子的首席應用工程師，負責定義新型高性能模擬產品和開發(fā)用于檢測和調理工業(yè)系統(tǒng)中的低電平信號的完整系統(tǒng)解決方案。他畢業(yè)于德國法蘭克福應用技術大學的工程學，在模擬電路設計領域有超過30年經(jīng)驗。