TPS3870-Q1 器件是一款集成過壓 （OV） 監控器或復位 IC，采用業界最小的 6 引腳 DSE 封裝。這款高精度電壓監控器非常適合在低電壓電源軌上工作且具有窄裕量電源容差的系統。低閾值遲滯可防止在受監控的電源處于其正常工作范圍內時出現錯誤的復位信號。內部抗干擾和噪聲濾波器進一步消除了由錯誤信號引起的錯誤復位。
*附件：TPS3870-Q1 具有時間延遲和手動復位功能的過壓復位 IC 數據表.pdf

TPS3870-Q1 不需要任何外部電阻器來設置過壓復位閾值，這進一步優化了整體精度、成本、解決方案尺寸，并提高了安全系統的可靠性。Capacitor Time （CT） 引腳用于在每個器件中設計的兩個可用 reset time delay 之間進行選擇，還可以通過連接 capacitor 來調整 reset time delay。獨立的 SENSE 輸入引腳和 VDD 引腳可實現高可靠性系統所尋求的冗余。

該器件具有 4.5 μA（典型值）的低典型靜態電流規格。TPS3870-Q1 適用于汽車應用，符合 AEC-Q100 1 級標準。

特性

• 適用于汽車應用
• 符合 AEC-Q100 標準，結果如下：
  • 器件溫度等級 1：-40°C 至 +125°C 環境工作溫度
  • 器件 HBM ESD 分類 2 級
  • 器件 CDM ESD 分類等級 C7B
• 輸入電壓范圍：1.7 V 至 5.5 V
• 欠壓鎖定 （UVLO）：1.7 V
• 低靜態電流：7 μA（最大值）
• 高閾值精度：
  • ± 0.25%（典型值）
  • ± 0.7% （–40°C 至 +125°C）
• 固定閾值級別
  • 50 mV 步長，從 500 mV 到 1.3 V
  • 1.5 V、1.8 V、2.5 V、2.8 V、2.9 V 3.3 V、5 V
• 用戶可調電壓閾值電平
• 內部毛刺抗擾度和磁滯
• 容差范圍為 3% 至 7%，步長為 1%
• 固定時間延遲選項：50 μs、1 ms、5 ms、10 ms、20 ms、100 ms、200 ms
• 可編程時間延遲選項，帶單個外部電容器
• 漏極開路低電平有效 OV 監視器
• RESET 電壓鎖存輸出模式

參數

1. 產品概述

• ?類型?：過壓（OV）復位IC，具備時間延遲和手動復位功能。
• ?應用?：適用于高級駕駛輔助系統（ADAS）、攝像頭、傳感器融合、混合動力/電動汽車（HEV/EV）、FPGA、ASIC和DSP基系統等領域。
• ?封裝?：采用6引腳DSE WSON封裝，尺寸為1.50mm × 1.50mm。

2. 主要特點

• ?高精度?：過壓閾值精度高達±0.25%（典型值），溫度范圍內為±0.7%。
• ?固定閾值選項?：提供多種固定過壓閾值選項，如500mV至1.3V（50mV步長），以及1.5V、1.8V、2.5V等。
• ?用戶可調閾值?：支持通過外部電阻分壓器調整電壓閾值。
• ?時間延遲?：提供固定時間延遲選項（如50μs、1ms、5ms等）和可編程時間延遲選項（通過外部電容設置）。
• ?手動復位?：具有MR（手動復位）引腳，允許外部信號強制復位。
• ?低功耗?：最大靜態電流為7μA，典型值為4.5μA。
• ?AEC-Q100認證?：適用于汽車應用，符合AEC-Q100 Grade 1標準。

3. 功能描述

• ?過壓監測?：監控SENSE引腳電壓，當電壓超過設定的過壓閾值時，觸發復位信號。
• ?時間延遲?：復位信號在電壓恢復到正常范圍內后，經過設定的時間延遲才解除。
• ?手動復位?：通過將MR引腳拉低，可以強制觸發復位信號。
• ?滯后功能?：內置滯后電壓，防止因電壓波動而引起的誤復位。
• ? UVLO（欠壓鎖定） ?：當VDD電壓低于1.7V時，設備進入欠壓鎖定狀態，輸出未定義。

4. 電氣特性

• ?工作電壓范圍?：1.7V至5.5V。
• ?輸出特性?：RESET引腳為開漏輸出，需要外部上拉電阻。
• ?CT引腳功能?：用于選擇固定時間延遲或可編程時間延遲，以及連接外部電容設置延遲時間。
• ?MR引腳功能?：手動復位輸入，拉低時觸發復位信號。

5. 應用領域

• ?ADAS?：保護高級駕駛輔助系統免受電壓波動影響。
• ?攝像頭與傳感器?：確保攝像頭和傳感器在穩定的電壓條件下工作。
• ?HEV/EV?：保護混合動力和電動汽車的電子系統免受電壓沖擊。
• ?FPGA/ASIC/DSP?：為高性能計算平臺提供可靠的電壓監控和復位功能。

6. 典型應用電路

• ?單軌電壓監控?：使用TPS3870-Q1監控單一電壓軌，確保電壓穩定。
• ?多軌電壓監控?：結合多個TPS3870-Q1設備，實現多軌電壓監控和復位功能。

7. 布局與設計指南

• ?電源去耦?：在VDD引腳附近放置0.1μF至1μF的陶瓷電容，以減少電源噪聲。
• ?SENSE引腳處理?：對于噪聲較大的應用，建議在SENSE引腳附近放置1nF至10nF的旁路電容。
• ?CT引腳電容?：如需使用可編程時間延遲功能，應在CT引腳附近放置合適容量的電容。
• ?MR引腳處理?：如果未使用MR引腳，應將其懸空或連接到VDD。

8. 封裝與尺寸

• ?封裝類型?：6引腳DSE WSON。
• ?尺寸?：1.50mm × 1.50mm。