概述
AD9517-2提供多路輸出時鐘分配功能，具有亞皮秒級抖動性能，并且片內集成鎖相環(PLL)和電壓控制振蕩器(VCO)。片內VCO的調諧頻率范圍為2.05 GHz至2.33 GHz。也可以使用高達2.4 GHz的外部VCO/VCXO。
數據表：*附件：AD9517-2 12路輸出時鐘發生器，集成2.2GHz VCO技術手冊.pdf

AD9517-2具有出色的低抖動和相位噪聲特性，可極大地提升數據轉換器的性能，并且也有利于其它相位噪聲和抖動要求嚴苛的應用。

AD9517-2具有四路LVPECL輸出（分為兩對）和四路LVDS輸出（分為兩對）。可以將每路LVDS輸出重新配置為兩路CMOS輸出。LVPECL輸出的工作頻率達1.6 GHz，LVDS輸出的工作頻率達800 MHz，CMOS輸出的工作頻率達250 MHz。

對于需要額外輸出的應用，可使用AD9520和AD9522，二者具有晶振基準電壓輸入、零延遲或用于啟動時自動配置的EEPROM。此外，AD9516和AD9518特性與AD9517相似，但輸出組合不同。

每對輸出均有分頻器，其分頻比和粗調延遲（或相位）均可以設置。LVPECL輸出的分頻范圍為1至32。LVDS/CMOS輸出的分頻范圍最高可達1024。

AD9517-2提供48引腳LFCSP封裝，可以采用3.3 V單電源供電。將電荷泵電源(VCP)與5V電壓相連時，可以使用外部VCO，它需要更寬的電壓范圍。獨立的LVPECL電源可以為2.5 V至3.3 V（標稱值）。

AD9517-2的額定工作溫度范圍為?40°C至+85°C工業溫度范圍。

應用

• 低抖動、低相位噪聲時鐘分配
• 10/40/100 Gb/s網絡線路卡，包括SONET、同步以太網、OTU2/3/4
• 前向糾錯(G.710)
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
• 高性能無線收發器
• 自動測試設備(ATE)和高性能儀器儀表

特性

• 低相位噪聲鎖相環(PLL)
  片內VCO的調諧頻率范圍為2.05 GHz至2.33 GHz
• 可選外部VCO/VCXO，最高達2.4 GHz
• 1路差分或2路單端參考輸入
• 參考監控功能
• 自動恢復和手動參考
  切換/保持模式
• 支持最高250 MHz的LVPECL、LVDS或CMOS基準
• 可編程PFD路徑延遲
• 可選數字或模擬鎖定檢測
• 可以將每路LVDS輸出重新配置為兩路250MHz CMOS輸出
• 2對1.6 GHz LVPECL輸出
  每對輸出共用1至32分頻器和粗調相位延遲
  加性輸出抖動：225 fs均方根值
  通道間偏斜成對輸出小于10 ps
• 2對800 MHz LVDS時鐘輸出
  每對輸出共用兩個1至32級聯分頻器和粗調相位延遲
  加性輸出抖動：275 fs均方根值
  可以精調每路LVDS輸出的延遲(Δt)
• 上電時所有輸出自動同步
• 提供手動輸出同步
• 采用48引腳LFCSP封裝

框圖

時序圖

引腳配置描述

典型性能特征

詳細框圖

LVPECL輸出

LVPECL 差分電壓（Voo）可在 -400 mV 至 -600 mV 之間選擇（見寄存器 0x0F0[3:2] 至寄存器 0x0F5[3:2] ）。LVPECL 輸出有專用的電源引腳（VS_LVPECL ），可由 2.5 V 至 3.3 V 供電。

LVPECL 輸出電壓可設置為同相或反相，這樣無需改變電路板布局，就能在應用中調整輸出的相對極性。每個 LVPECL 輸出可根據需要進行關斷或上電。由于 LVPECL 輸出級的結構，存在電氣過載和擊穿的可能性，因此 LVPECL 輸出具有多種掉電模式。這包括一種安全掉電模式，該模式持續保護輸出器件，同時將功耗降至最低。如果 LVPECL 輸出引腳端接，建議采用安全掉電模式。如果引腳懸空（即未連接），完全掉電模式即可。

LVDS/CMOS輸出（OUT4 至 OUT7 ）

OUT4 至 OUT7 可配置為 LVDS 差分輸出，或一對單端 CMOS 輸出。LVDS 輸出允許輸出電流在約 1.7 mA 至 7 mA 之間選擇。

LVDS 輸出極性可設置為同相或反相，這樣無需改變電路板布局，就能在應用中調整輸出的相對極性。每個 LVDS 輸出若無需節省功耗，可進行關斷。

OUT4 至 OUT7 也可用作 CMOS 輸出。每個 LVDS 輸出可配置為兩個 CMOS 輸出，這樣最多可有八個 CMOS 輸出：OUT4A、OUT4B、OUT5A、OUT5B、OUT6A、OUT6B、OUT7A 和 OUT7B。當某個輸出配置為 CMOS 時，CMOS 輸出 A 會自動開啟，CMOS 輸出 B 可根據 CMOS 輸出的相對極性（也可參考表 57、寄存器 0x140[7:5]、寄存器 0x141[7:5]、寄存器 0x142[7:5] 和寄存器 0x143[7:5] 進行選擇）開啟或關閉。

每個 LVDS/CMOS 輸出可根據需要關斷以節省功耗。CMOS 輸出的電源由控制 LVDS 掉電的同一引腳控制，但此掉電控制會影響 CMOS 輸出 A 和 CMOS 輸出 B。不過，當 CMOS 輸出 A 上電時，CMOS 輸出 B 可單獨開啟或關閉。

復位模式

AD9517 有多種方式可使芯片進入復位狀態，將所有寄存器恢復為默認值，并使相關設置生效。

上電復位（V 上電時的啟動條件）

當 V 電源接通時，會發出上電復位（POR）信號。這會將芯片初始化為由默認寄存器設置決定的上電條件，這些默認值在表 52 的“默認值（十六進制）”列中列出。上電時，AD9517 還會執行同步操作，使輸出根據默認設置進入相位對齊狀態。

通過 RESET 引腳進行異步復位

通過短暫拉低 RESET 引腳可執行異步硬復位。復位會將芯片寄存器恢復為默認設置。

通過寄存器 0x00[2] 進行軟復位

通過向寄存器 0x00[2] 和寄存器 0x000[2] 寫入 1b 來執行軟復位。此位不會自動清零，必須通過向寄存器 0x000[2] 和寄存器 0x005[0] 寫入 0b 來清零，并完成軟復位操作。軟復位會將內部寄存器恢復為默認值。