概述
ADF4193頻率合成器可以用來在無線接收機和發射機的上變頻和下變頻部分實現本振，其結構經過特別設計，符合基站的GSM/EDGE鎖定時間要求。它由低噪聲數字鑒頻鑒相器(PFD)和精密差分電荷泵組成。還有一個差分放大器，用來將電荷泵的差分輸出轉換為外部電壓控制振蕩器(VCO)的單端電壓。

Σ-Δ型小數插值器與N分頻器一起使用，能夠實現可編程模數小數N分頻。此外，4位參考(R)分頻器和片內倍頻器允許PFD輸入端的參考信號(REFIN)頻率為可選值。如果頻率合成器與外部環路濾波器和VCO一起使用，則可以實現完整的鎖相環(PLL)。開關結構確保PLL能在GSM時隙保護期間內建立，而無需第二PLL及相關的隔離開關。與以前的乒乓式GSM PLL結構相比，這種結構能節省成本，降低復雜度，減小PCB面積，并減少屏蔽和特性測試工作。
數據表：*附件：ADF4193低相位噪聲、快速建立PLL頻率合成器技術手冊.pdf

應用

• GSM/EDGE基站
• PHS基站
• 儀器儀表和測試設備

特性

• 新型快速建立小數N分頻PLL結構
• 單個PLL可取代乒乓式頻率合成器
• 在5 μs內完成整個GSM頻段上的跳頻，相位建立時間為20 μs
• 相位誤差：0.5°均方根值（2 GHz RF輸出）
• 數字可編程輸出相位
• RF輸入范圍最高可達3.5 GHz
• 三線式串行接口
• 片內低噪聲差分放大器
• 相位噪聲品質因數：–216 dBc/Hz
• 利用ADIsimPLL可實現環路濾波器設計
• 通過汽車應用認證

框圖

時序特征

引腳配置描述

典型性能特征

工作原理

ADF4193專為滿足GSM基站要求而設計，尤其適用于評估乒乓解決方案。它在快速鎖定時，能在頻率切換和窄環帶寬期間實現寬環路帶寬，進而實現頻率鎖定。通過增加電荷泵電流來實現穩幅。電路中設有開關，用于切換環路濾波器組件值，以此在寬環路帶寬時確保相位噪聲和雜散符合要求。采用差分電荷泵和環路濾波器拓撲結構，有助于確保快速鎖定時間，且在環路恢復到窄帶寬正常工作模式時，仍能維持環路帶寬。

參考輸入部分

參考輸入級如圖20所示。開關S1和S2通常處于閉合狀態，S3通常處于斷開狀態。在掉電模式下，S3閉合，S1和S2斷開，以確保參考引腳（(REF_{IN})）無負載。(REF_{IN})的下降沿是正沿觸發鑒頻鑒相器（PFD）的有效邊沿。

R計數器和倍頻器

4位R計數器可對輸入參考頻率進行分頻，以產生送往鑒頻鑒相器（PFD）的參考時鐘。可選擇性地在R計數器后插入一個可翻轉的雙頻器。使用此選項時，PFD參考頻率會有50%的占空比，該比率可進一步除以2。利用此可編程選項，可在(REF_{IN})和PFD之間實現0.5到30的分頻比。產生的參考時鐘下降沿是PFD中的有效邊沿，上升沿則在PFD中被禁用。建議對所有偶數R分頻值啟用此可翻轉雙頻器功能，不過僅當(REF_{IN})頻率大于120 MHz時才需啟用。

此外，還可選擇在R計數器前設置一個4位低通(REF_{IN})分頻器，最高可處理20 MHz的頻率。通過這些可編程選項，可實現不同的參考分頻比，滿足多種需求。

射頻輸入部分

射頻輸入級如圖21所示。其后接一個兩級限幅放大器，以生成預分頻器所需的電流模式邏輯（CML）時鐘電平。預分頻器有兩種選擇，分別是4/5和8/9。當N分頻器值大于80時，選擇8/9預分頻器。

射頻N分頻器

射頻N分頻器可在鎖相環（PLL）反饋回路中實現分數分頻比。分頻中的整數部分和分數部分通過編程設置，具體方式見圖22及“整數（INT）、分數（FRAC）與模數（MOD）的關系”部分說明。整數分頻比范圍為26至255 ，同時采用三階Σ - Δ調制器對分數值進行插值處理。

整數（INT）、分數（FRAC）與模數（MOD）的關系

INT、FRAC和MOD的值可通過串行接口進行編程設置，它們相互配合，能夠生成間隔為鑒頻鑒相器（PFD）分數間隔的射頻輸出頻率。射頻壓控振蕩器（RF VCO）頻率公式如下：
[ RF_{OUT} = F_{PD}×[INT + (FRAC/MOD)] ]

其中：

• (RF_{OUT})是外部壓控振蕩器（VCO）的輸出頻率。
• (F_{PD})是鑒頻鑒相器頻率。