概述
AD6672是一款11位中頻接收機(jī)，采樣速率最高可達(dá)250 MSPS，旨在為低成本、小尺寸、寬帶寬、多功能通信應(yīng)用提供解決方案。

這款ADC內(nèi)核采用多級、差分流水線架構(gòu)，并集成了輸出糾錯邏輯。ADC具有寬帶寬輸入，支持用戶可選的各種輸入范圍。集成基準(zhǔn)電壓源可簡化設(shè)計(jì)。占空比穩(wěn)定器可用來補(bǔ)償ADC時鐘占空比的波動，使轉(zhuǎn)換器保持出色的性能。

該ADC的內(nèi)核輸出內(nèi)部連接到噪聲整形再量化器（NSR）模塊。該器件支持兩種輸出模式，可通過串行端口接口（SPI）選擇。如果使能NSR特性，則在處理ADC的輸出時，AD6672可以在有限的奈奎斯特帶寬區(qū)域內(nèi)實(shí)現(xiàn)更高的SNR性能，同時保持11位輸出分辨率。可對NSR模塊進(jìn)行編程，以提供最高33%的采樣時鐘帶寬。例如，若采樣時鐘速率為250 MSPS，則AD6672在82 MHz帶寬、185 MHz fIN時實(shí)現(xiàn)最高73.6 dBFS的SNR。

如果禁用NSR模塊，則ADC數(shù)據(jù)直接以11位的輸出分辨率提供給輸出端。這種工作模式下，AD6672能夠在整個奈奎斯特帶寬內(nèi)實(shí)現(xiàn)最高66.6 dBFS的SNR。
數(shù)據(jù)表：*附件：AD6672中頻接收機(jī)技術(shù)手冊.pdf

應(yīng)用

• 通信
• 分集無線電和智能天線(MIMO)系統(tǒng)
• 多模式數(shù)字接收機(jī)(3G)WCDMA、LTE、CDMA2000 WiMAX、TD-SCDMA
• I/Q解調(diào)系統(tǒng)
• 通用軟件無線電

特性

• 11位、250MSPS輸出數(shù)據(jù)速率
• NSR禁用時的性能
  SNR：66.4 dBFS（最高185 MHz、250 MSPS）
  SFDR：87 dBc（最高185 MHz、250 MSPS）
• 禁用NSR時的性能
  SNR：66.4 dBFS（最高185 MHz，250 MSPS）
  SFDR：87 dBc（最高185 MHz，250 MSPS）
• 總功耗：358 mW（250 MSPS）
• 1.8 V電源電壓
• LVDS（ANSI-644電平）輸出
• 1至8整數(shù)輸入時鐘分頻器（最大輸入頻率625MHz）
• ADC內(nèi)部基準(zhǔn)電壓源
• 靈活的模擬輸入范圍：1.4 V p-p至2.0 V p-p（標(biāo)稱值1.75 V p-p）
• 差分模擬輸入、350 MHz帶寬
• 串行端口控制
• 節(jié)能的關(guān)斷模式
• 用戶可配置的內(nèi)置自測(BIST)功能

框圖

時序圖

引腳配置描述

典型性能特征

工作原理

概述

AD6672在采用適當(dāng)?shù)牡屯ɑ驇?a href="http://m.xsypw.cn/tags/濾波器/" target="_blank">濾波器對ADC輸入進(jìn)行濾波時，可對直流至250 MHz頻率范圍內(nèi)的任意f/2頻段進(jìn)行采樣，且在ADC性能方面僅有極小損失。通過一個三線制、SPI兼容的串行接口對AD6672進(jìn)行編程和控制。

ADC架構(gòu)

AD6672架構(gòu)由前端采樣保持電路組成，其后連接流水線開關(guān)電容ADC。每個階段的量化輸出先進(jìn)行合并，再得到最終的11位數(shù)字校正邏輯結(jié)果。流水線架構(gòu)使第一級能夠基于新的輸入樣本運(yùn)行，并讓其余各級對前一個樣本進(jìn)行處理，在時鐘上升沿進(jìn)行采樣。

流水線的每一級（最后一級除外）均由一個低分辨率閃存ADC、一個數(shù)模轉(zhuǎn)換器（DAC）以及一個積分誤差放大器（MDAC）組成。MDAC對DAC輸出與下一級流水線中閃存輸入的差值進(jìn)行放大。每一級中都有一位冗余，用于校正閃存誤差。最后一級僅由一個閃存ADC組成。

輸入級包含一個差分采樣電路，可實(shí)現(xiàn)交流耦合或單端模式。輸出數(shù)據(jù)鎖存模塊會阻塞數(shù)據(jù)、校正誤差，并將數(shù)據(jù)輸出到外部緩沖器。輸出緩沖器由獨(dú)立電源供電，使數(shù)字輸出能夠與模擬內(nèi)核隔離。在掉電期間，輸出緩沖器進(jìn)入高阻態(tài)。

AD6672具備11位噪聲整形量化器（NSR）功能，可在奈奎斯特頻帶內(nèi)保持較低的SNR。

模擬輸入注意事項(xiàng)

AD6672的模擬輸入采用差分開關(guān)電容電路，針對差分輸入信號處理進(jìn)行了優(yōu)化。

時鐘信號交替切換輸入電路，使其在采樣模式和保持模式間轉(zhuǎn)換（配置見圖24）。處于采樣模式時，信號源必須能夠在半個時鐘周期內(nèi)完成對采樣電容的充電以及設(shè)置。

每個輸入端串聯(lián)一個小電阻，有助于降低驅(qū)動源輸出級所需的峰值瞬態(tài)電流?？稍谳斎攵酥g并聯(lián)一個旁路電容，為動態(tài)充電電流提供通路。這種無源網(wǎng)絡(luò)會在ADC輸入端形成一個低通濾波器，因此，具體數(shù)值取決于應(yīng)用場景。

在中頻欠采樣應(yīng)用中，應(yīng)減少采樣電容。結(jié)合驅(qū)動源阻抗，旁路電容會限制輸入帶寬。更多相關(guān)信息，請參考《AN - 742應(yīng)用筆記：失調(diào)與增益誤差對開關(guān)電容放大器的影響》、《AN - 827應(yīng)用筆記：射頻/中頻放大器接口的電阻性方法》，以及Analog Dialogue文章《變壓器耦合前端與寬帶A/D轉(zhuǎn)換器》。

為實(shí)現(xiàn)最佳動態(tài)性能，需匹配驅(qū)動VIN+和VIN - 引腳的源阻抗，并使輸入差分平衡。

輸入共模

AD6672的模擬輸入內(nèi)部無直流偏置。在交流耦合應(yīng)用中，用戶必須從外部提供此偏置。將器件設(shè)置為VCM = 0.5 × AVDD（或0.9 V）可實(shí)現(xiàn)最佳性能。芯片設(shè)計(jì)中集成了片上共模電壓基準(zhǔn)，可通過VCM引腳獲取。建議使用VCM輸出來設(shè)置輸入共模。

模擬輸入的最佳共模電壓由VCM引腳電壓（通常為0.5 × AVDD）設(shè)定。VCM引腳必須通過0.1 μF電容接地，具體內(nèi)容見應(yīng)用信息部分。將此去耦電容放置在靠近引腳處，可縮短電阻和電感回路，從而改善性能。