摘要：本系統由FPGA、串口屏、DAC模塊和AD831組成。FPGA通過調用宏功能模塊NCO，按照輸入時鐘50MHz，產生相應頻率正弦信號輸出，共產生兩路，一路為調制信號，另一路為載波信號。根據AM調制的原理，調用宏功能模塊LPM_MULT將調制信號和載波信號的數值相乘，得到AM調制信號，并能夠對調制度進行調節。并系統采用AD831完成對于AM調制信號的上變頻，本振信號由信號發生器產生。

1.設計方案工作原理

1.1系統方案描述

本系統框圖如圖1.1所示,FPGA通過調用宏功能模塊NCO，按照輸入時鐘50MHz，產生相應頻率的調制信號、載波信號和AM調制信號數值，DAC模塊根據控制字產生相應頻率和幅值的信號。輸出的AM調制信號接入AD831與高頻率信號進行混頻最終輸出高頻信號。串口屏通過串口與FPGA進行通信可以在一定范圍內對調制信號的頻率、載波頻率和調制度進行調節。

圖1.1 系統框圖

1.2方案比較與選擇

1.2.1 FPGA

方案1：使用高云的GW1NSR-LV4C型號的FPGA，其具有Cortex-M3的硬核處理器，共有4608個邏輯單元、3456個寄存器，乘法器的參數為16，Block SRAM有180K，用戶閃存為256K，并有2個鎖相環PLL，4個I/O Bank,用戶I/O數為44。

方案2：使用EP4CE6系列的Cyclone IV EP4CE6F17C8N型號FPGA,其含256個管腳，6272個邏輯單元，采用BGA封裝。采用低成本、低功耗的FPGA架構、6K到150K的邏輯單元、高達6.3Mb的嵌入式存儲器、高達360個18×18乘法器，實現DSP處理密集型應用、協議橋接應用，實現小于1.5W的總功耗。

綜合以上考慮，考慮到AM調制系統的需求和各項頻率的需求，在盡、可能減少功耗的前提下，選擇方案2。

1.2.2 DAC電路方案

方案1：使用ACM9767高速DAC模塊，其為一款高性能高速雙通道DAC模塊，本模塊具有單電源5V供電輸入，雙通道數字轉模擬信號輸出，每個通道數據分辨率為14位，輸出電壓范圍為正負5V，且轉換速率高達125Msps。

方案2：使用與FPGA開發板的AD和DA集成板，其采用THS5651A電路，能夠產生規定頻率的波形，并且穩定輸出。具有精度高、電路簡單、價格便宜的特點。

綜合上述考慮，考慮到電路的復雜程度、結果的精確程度以及方案的價格等方面，選擇方案2。

1.2.3 人機交互方案

方案1：使用數碼管和按鍵作為人機交互，數碼管顯示調節的模式（調制信號、載波信號和調制深度），按鍵調節頻率和調制度。

方案2：使用串口屏制作人機交換界面，制作一個主界面和三個子界面，三個子界面分別調節調制信號的頻率、載波信號的頻率和調制深度。

方案3：使用數碼管和矩陣按鍵，數碼管作為調節模式的顯示，矩陣按鍵作為輸入，輸入相應的頻率和調制深度。

綜合以上考慮，為了方便快捷的調節頻率、調制度，我們最終選擇方案2。

2.核心部件電路設計

2.1 DAC電路

DAC電路，即數模轉換電路。其采用THS5651A電路，完成數模轉換。其通過R27和內部VREF設定的DAC輸出差分電流是IOUTA = 0mA-5mA，IOUTB = 5mA-0mA（這里IOUTA和IOUTB是差分對），具體的輸出電流值由輸入DAC的碼值DA_Data[9:0]確定。IOUTA和IOUTB通過外部運放電路轉化為單端電壓。

DAC電路如下圖2.1所示。

圖2.1 DAC電路圖

2.2 AD831混頻電路

AD831混頻電路起到的是混頻作用，將對FPGA產生的AM調制信號完成上變頻。其能夠完成將信號頻率由一個量值轉為另一個量值，常常用于產生中頻信號。AD831由混頻器、限幅放大器、低噪聲輸出放大器和偏置電路等組成，是一款集成的混頻器，其本人和射頻輸入均可達到500MHz，中頻輸出方式由兩種：差分電流輸出和單端電壓輸出，在采用差分電流輸出時，輸出頻率可達250MHz；在采用單端電壓輸出時，輸出頻率可達200MHz。

AD831電路如下圖2.2所示。

圖2.2 AD831電路圖

3.系統軟件設計分析

3.1主要模塊程序設計

FPGA程序主要由四部分組成，分別為U0-串口接收模塊、U1-頻率調節模塊、U3-波形選擇模塊和U4-DAC轉換模塊。U0-串口接收模塊用于接收來自串口屏發出的頻率和調制深度信息，然后將接收的信息傳送到U1-頻率調節模塊，U1-頻率調節模塊進行處理生成三個相對應的控制字轉送給U3-波形選擇模塊，同時U3-波形選擇模塊根據撥動按鍵來選擇輸出的波形，然后將波形產生數據傳送給U4-DAC轉換模塊。

AM調制系統RTL圖如圖3.1所示。

圖3.1 系統RTL圖

3.2關鍵模塊程序清單

關鍵模塊的程序原文件列表主要包含串口、波形選擇、頻率調節、DAC轉換和頂層文件。

模塊程序清單如圖3.2所示。

圖3.2 程序清單圖

4.競賽工作環境條件

4.1設計分析軟件環境

Windows 10；Quartus Ⅱ；Modelsim。

4.2儀器設備硬件平臺

示波器（RIGOL:DS2022A-EDU）；信號發生器（RIGOL:DG4102）；直流電源（RIGOL:DP832）。

4.3測試條件

工作電源電壓：±12V；

溫度：室溫；

氣壓：標壓。

5.作品成效總結分析

5.1系統測試性能指標

調制信號測試方案：輸出信號為正弦波，頻率為1KHz，觀察示波器結果。

載波信號測試方案：輸出信號為正弦波，頻率為5MHz，觀察示波器結果。

AM調制測試方案：輸出信號為AM調制信號，觀察示波器結果與波形。然后接入AD831模塊射頻輸入端，并使用信號發生器產生25 MHz,100mv Vpp的正弦信號，接入AD831模塊本振輸入端，混頻后得到30 MHz，并使用示波器的MATH功能的FFT來觀察頻譜。

自由設置調制信號測試方案：使用串口屏調節調制信號頻率，觀察示波器結果。

自由設置載波信號測試方案：使用串口屏調節載波信號頻率，觀察示波器結果。

調制度測試方案：使用串口屏調節調制深度，觀察示波器結果，對其進行分析。

5.2成效得失對比分析

5.2.1 調制信號測試結果

表5.1 調制信號測試結果表

波形	頻率	諧波失真度
正弦波	1KHz	1.42%

5.2.2 載波信號測試結果

表5.2 載波信號測試結果表

波形	頻率	諧波失真度
正弦波	5MHz	1.31%

5.2.3 AM調制測試結果

表5.3 AM調制測試結果表

是否調制	調制深度	是否上變頻	上變頻頻率
是	0.5	是	30.02MHz

5.2.3 自由設置調制信號參數測試結果

使用串口屏進入調制信號參數測試界面，調節調制信號頻率，觀察示波器結構。其頻率范圍為1KHz-10KHz，分辨率為0.01KHz.以下為部分測試結果。

表5.4 調制信號頻率測試結果表

理論信號	實際信號
1.00KHz	1.001KHz
1.05KHz	1.051KHz
1.50KHz	1.498KHz
2.00KHz	2.008KHz
3.50KHz	3.499KHz
5.00KHz	5.002KHz
10.00KHz	9.997KHz

5.2.4 自由設置載波信號參數測試結果

使用串口屏進入載波信號頻率設置界面，調節載波信號頻率，觀察示波器結果。其范圍為1M-10MHz,分辨率為0.01MHz。以下為部分測試結果。

表5.5 載波信號頻率測試結果表

理論信號	實際信號
1.00MHz	1.002MHz
2.00MHz	2.006MHz
3.00MHz	2.988MHz
4.00MHz	3.989MHz
5.00MHz	5.008MHz
6.50MHz	6.503MHz
7.70MHz	7.705MHz
8.80MHz	8.796MHz
10.00MHz	10.004MHz

5.2.4 自由設置調制深度測試結果

使用串口屏進入調制深度設置界面，調節調制深度，觀察示波器結果。步進為0.1。

以下為部分測試結果。

表5.6 調制深度測試結果表

理論值	實際值
0	0.001
0.1	0.107
0.2	0.180
0.3	0.280
0.4	0.390
0.5	0.450
0.6	0.580
0.7	0.670
0.8	0.790
0.9	0.875
1	0.998

5.3創新特色總結

系統電路系統簡單，輸出波形美觀。結構清晰分明，采用正負12V供電，對電源要求低；此外，系統還具有以下3點優點：

利用宏功能模塊NCO和LPM_MULT實現調制信號和載波信號以及AM調制信號的產生，精度高，速度快，遠遠超過題目所設定的要求。

具有混頻的功能，精度高，可以將FPGA產生的射頻信號進行上變頻。

系統可以通過串口屏對系統進行交互和控制。系統可以對頻率進行粗略調節和精細調節，可以實現超越題目要求的頻率輸出。

綜上，系統完全實現了題目的要求，精度較高，并且在功能上加以拓展。性能十分優良。效果遠超題目要求。