利用 AccelDSP 和 System Generator for DSP? 加快 FPGA 設計
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
dsp
+關注
關注
556文章
8158瀏覽量
357514 -
FPGA
+關注
關注
1645文章
22050瀏覽量
618416 -
Xilinx
+關注
關注
73文章
2185瀏覽量
125333
發布評論請先 登錄
相關推薦
熱點推薦
中科億海微SoM模組——FPGA+DSP核心板
FPGA+DSP核心板是基于中科億海微EQ6HL130型FPGA芯片搭配國產DSP開發的高性能核心板卡。對外接口采取郵票孔連接方式，可以極大提高信號傳輸質量和焊接后的機械強度。核心板卡的系統框圖如下
利用ADI μModule穩壓器優化FPGA電源設計
數據中心、圖像處理和通信設備中使用的 FPGA 性能正在迅速提高，市場上也在不斷推出新設備。因此需要為 FPGA 提供低壓和大電流電源，而且設計難度也在增加。在此背景下，模塊型電源集成電路備受關注
適用于Versal的AMD Vivado 加快FPGA開發完成Versal自適應SoC設計
設計、編譯、交付，輕松搞定。更快更高效。 Vivado 設計套件提供經過優化的設計流程，讓傳統 FPGA 開發人員能夠加快完成 Versal 自適應 SoC 設計。 面向硬件開發人員的精簡設計流程
智多晶FIFO_Generator IP介紹
FIFO_Generator是智多晶設計的一款通用型FIFO IP。當前發布的FIFO_Generator IP是2.0版本，相比之前的1.1版本主要新增了非等比輸入輸出數據位寬支持和異步FIFO跨時鐘級數配置功能。
請問3通道同時數據采集，每通道200MHZ，計劃使用ADS4129，能不采用FPGA方案？直接通過DSP接收數據嗎？
如題。請問需要3通道同時數據采集，每通道200MHZ，計劃使用3片ADS4129或者ADS4128。可以不采用FPGA方案，直接通過DSP接收數據嗎？
研究了C665X系列DSP，UPP的最高速只有75MHZ。能有其他
發表于 01-23 08:35
EE-191：利用SHARC DSP SPORTs實現無縫UART
電子發燒友網站提供《EE-191：利用SHARC DSP SPORTs實現無縫UART.pdf》資料免費下載
發表于 01-06 14:40
?0次下載
利用FPGA實現USB 2.0通信接口
USB?2.0接口的實現方式 利用FPGA來實現USB 2.0接口的方式一般有兩種，一是借助外圍的USB接口芯片，二是FPGA內部實現USB協議控制器，外部通過USB的PHY芯片來實現接口。 對于
當DSP與FPGA通訊的時候，XZCS0、XZCS6、XZCS7會影響ADS8556的工作嗎？
您好，我想用3個ads8556和1個FPGA都通過TMS320F28335的XINTF接口與DSP相連，3個ads8556占用了XZCS0、XZCS6、XZCS7三個片選信號，DSP只對AD讀數
發表于 12-20 07:30
基于Agilex 5 FPGA的模塊系統介紹
基于Agilex 5 FPGA的模塊系統(SoM)是一種由英特爾的合作伙伴提供的生產就緒型解決方案，專門針對嵌入式應用。采用先進的Agilex 5 FPGA的SoM可以滿足邊緣應用日益增長的需求
大連理工和南信大-紫光同創FPGA創新實踐基地揭牌
為了深化產教融合，加快推進國產FPGA人才培養，紫光同創與大連理工大學軟件學院及南京信息工程大學工程訓練中心達成合作，共同建設FPGA聯合創新實踐基地。
FIFO Generator的Xilinx官方手冊
FIFO作為FPGA崗位求職過程中最常被問到的基礎知識點，也是項目中最常被使用到的IP，其意義是非常重要的。本文基于對FIFO Generator的Xilinx官方手冊的閱讀與總結，匯總主要知識點
雙核dsp和單核dsp的區別
雙核DSP（Digital Signal Processor，數字信號處理器）與單核DSP在多個方面存在顯著差異，這些差異主要體現在處理能力、任務分配、資源利用以及適用場景等方面。 一、處理能力 雙
為什么FPGA屬于硬件，還需要搞算法？
，就
需要設計相應的算法來指導硬件資源的配置和利用，以達到期望的性能和功能。
關于學習 FPGA 時先接觸語法，這是因為需要掌握如何用特定的編程語言來描述電路的邏輯和功能。這類似
于用軟件語言
發表于 09-09 16:54
工商網監
評論