在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA設(shè)計(jì)中的RAM的兩種實(shí)現(xiàn)方法

FPGA學(xué)習(xí)交流 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-06-08 11:30 ? 次閱讀

大家好,又到了每日學(xué)習(xí)的時(shí)間了,今天我們來聊一聊在FPGA設(shè)計(jì)中RAM的兩種使用方法,RAM是用來在程序運(yùn)行中存放隨機(jī)變量的數(shù)據(jù)空間,使用時(shí)可以利用QuartusII的LPM功能實(shí)現(xiàn)RAM的定制。

軟件環(huán)境:QuartusII 11.0

操作系統(tǒng):win7



實(shí)現(xiàn)方法一、利用LPM_RAM:

1.首先準(zhǔn)備好存儲(chǔ)器初始化文件,即.mif文件。

如何生成mif文件?如下:

mif文件就是存儲(chǔ)器初始化文件,即memory initialization file,用來配置RAM或ROM中的數(shù)據(jù)。生成QuartusII11.0可用的mif文件,有如下幾種方式:

方法A:利用Quartus自帶的mif編輯器

優(yōu)點(diǎn):對(duì)于小容量RAM可以快速方便的完成mif文件的編輯工作,不需要第三方軟件的編輯;

缺點(diǎn):一旦數(shù)據(jù)量過大,一個(gè)一個(gè)的輸入會(huì)使人崩潰;

使用方法:在quartus中,【file】/【new】,選擇Memory Initialization file,彈出如下窗口:
104616knbcahxq7bb75155.png

Number of words:可尋址的存儲(chǔ)單元數(shù),對(duì)于8bit地址線,此處選擇256;

words size:存儲(chǔ)單元寬度,8bit;

然后點(diǎn)擊“OK”.
104616uil479g99ikwtah4.png

* 在表格中輸入初始化數(shù)據(jù);
* 右鍵單擊左側(cè)地址值,可以修改地址和數(shù)據(jù)的顯示格式;
* 表中任一數(shù)據(jù)的地址=列值+行值,如圖中藍(lán)色單元的地址=24+4=28;

對(duì)每個(gè)單元填寫初始值之后,將文件保存即可。


方法B:利用mif軟件來生成

無論使用什么編輯器,必須保證mif文件的格式如下:冒號(hào)左邊是地址,右邊是數(shù)據(jù);分號(hào)結(jié)尾;

DEPTH = 256;

WIDTH = 8;

ADDRESS_RADIX = HEX;

DATA_RADIX = HEX;

CONTENT

BEGIN

0000 : 0000;

0001 : 0000;

0002 : 0000;

……(此處省略一千字*.*)

00FA : 00FF;

00FB : 00FF;

00FC : 00FF;

00FD : 00FF;

00FE : 00FF;

00FF : 00FF;

END;

這里推薦一款mif生成器:Mif_Maker2010.exe,可以百度下載;軟件使用方法見如下:
1.打開軟件,【文件】/【新建】;
2.設(shè)置全局參數(shù):
105041vzt5dwdgtth5a5d5.png

105042ywb8bmzwzgjvkkwo.png

3.生成波形:

以生成正弦波為例:【設(shè)定波形】/【正弦波】
105042hdup22nn2ztlxczc.png

4.修改波形:

【手繪波形】/【線條】,鼠標(biāo)左鍵選擇兩個(gè)起點(diǎn),鼠標(biāo)右鍵結(jié)束,即可繪制任意波形。

繪制完畢后,再次選擇【手繪波形】/【取消手繪】,結(jié)束繪制狀態(tài);
105042ub4x1s7b1gp714s5.png

5.保存文件。

方法C:使用高級(jí)語言

C語言或者matlab語言等來生成,C語言生成代碼如下:本代碼生成一個(gè)正弦波的數(shù)據(jù)波形,保存在TestMif.mif中。
#include
#include

#define PI 3.141592
#define DEPTH 128 /*數(shù)據(jù)深度,即存儲(chǔ)單元的個(gè)數(shù)*/
#define WIDTH 8 /*存儲(chǔ)單元的寬度*/

int main(void)
{
int i,temp;
float s;

FILE *fp;
fp = fopen("TestMif.mif","w"); /*文件名隨意,但擴(kuò)展名必須為.mif*/
if(NULL==fp)
printf("Can not creat file! ");
else
{
printf("File created successfully! ");
/*
* 生成文件頭:注意不要忘了“;”
*/
fprintf(fp,"DEPTH = %d; ",DEPTH);
fprintf(fp,"WIDTH = %d; ",WIDTH);
fprintf(fp,"ADDRESS_RADIX = HEX; ");
fprintf(fp,"DATA_RADIX = HEX; ");
fprintf(fp,"CONTENT ");
fprintf(fp,"BEGIN ");

/*
* 以十六進(jìn)制輸出地址和數(shù)據(jù)
*/
for(i=0;i {
/*周期為128個(gè)點(diǎn)的正弦波*/
s = sin(PI*i/64);
/*將-1~1之間的正弦波的值擴(kuò)展到0-255之間*/
temp = (int)((s+1)*255/2);
/*以十六進(jìn)制輸出地址和數(shù)據(jù)*/
fprintf(fp,"%x : %x; ",i,temp);
}//end for

fprintf(fp,"END; ");
fclose(fp);
}
}

驗(yàn)證生成的數(shù)據(jù)是否正確:用記事本打開生成的mif文件,同時(shí)用Quartus打開mif文件,內(nèi)容如下:
104617nkk3fuv35tuid539.png

能成功導(dǎo)入,且數(shù)據(jù)一致,說明生成正確。

前面的推薦的軟件的使用方法以及mif文件生成完畢后,開始接下來的設(shè)計(jì)。

本文預(yù)先生成了一個(gè)正弦波的數(shù)據(jù)文件,TEST1.mif,可以在QuartusII中打開,以便查看內(nèi)容:【file】/【open】,在文件類型中選擇memory files,打開TEST1.mif,內(nèi)容如下:
105914k6e1onzw6f6mf16w.png

2.生成LPM_RAM塊

1)在QuartusII中,【tools】/【megawizard plugin manager】,打開向?qū)Вx擇【memory compiler】文件夾下的RAM:這里選擇單口RAM,

即:RAM:1-PORT,命名為RAM1P:
105915mjce31zdqajszgjv.png


2)設(shè)置存儲(chǔ)深度為128,數(shù)據(jù)寬度為8bit、選擇嵌入式M4K RAM實(shí)現(xiàn)、使用單時(shí)鐘方案:
105915ka8eal92p2tcd24i.png


3)取消選擇“數(shù)據(jù)輸出鎖存”,不需要時(shí)鐘使能端:
105916avw040egpe25496a.png

4)使用mif初始化該RAM塊、允許“在系統(tǒng)(In System)存儲(chǔ)器讀寫”,并將此RAM的ID設(shè)置為RAM1:

* 載入前面生成的存儲(chǔ)器初始化文件:TEST1.mif;
* ID主要用于多RAM系統(tǒng)時(shí),對(duì)不同RAM的識(shí)別,此處命名為RAM1;
* 關(guān)于“在系統(tǒng)存儲(chǔ)器讀寫”的含義,后續(xù)會(huì)補(bǔ)一片文章,專門介紹該工具的使用;
105916uvttikori4sity54.png


經(jīng)過以上設(shè)置,即可生成一個(gè)名字為RAM1P.v的文件,以后就可以對(duì)其進(jìn)行例化和使用。

3.對(duì)RAM1P.v進(jìn)行例化,就可以使用,例化方法如下:
module TEST(
input [6:0] address,
input clock,
input [7:0] data,
input wren,
output [7:0] q
);

RAM1P RAM1P_inst (
.address ( address ),
.clock ( clock ),
.data ( data ),
.wren ( wren ),
.q ( q )
);

endmodule

推薦使用verilog文本的方式進(jìn)行例化,十分不贊成用原理圖的方式來例化各個(gè)模塊。

生成的RTL圖:
105917va0ag00tmjtzjia8.png


4.對(duì)該RAM塊進(jìn)行仿真,以便了解端口的特性:
105917u5kpkt5rp8k50tkd.png


* 由于使用的時(shí)鐘方案為單時(shí)鐘(single clock),因此無論wren=0還是1,Q都輸出address指定的地址中的數(shù)據(jù);可以從verilog描述中看出這是利用assign語句實(shí)現(xiàn)的(verilog代碼見下文)。

* 當(dāng)wren=1時(shí),將數(shù)據(jù)輸入端data的數(shù)據(jù)寫入到address指定的存儲(chǔ)單元內(nèi)。

輸出的數(shù)據(jù)依次為0x80,0x86,0x8c,0x92……,對(duì)比前文所顯示的mif文件內(nèi)容,可以驗(yàn)證mif文件已經(jīng)成功導(dǎo)入;

而接下來輸出的數(shù)據(jù)0x0c、0x0d、0x0c、0x0c,是在wren=1期間,由數(shù)據(jù)輸入端data寫入到地址04、05、06、07中的數(shù)據(jù);

接下來繼續(xù)輸出0xb0、0xb6……,則仍然為mif中對(duì)應(yīng)地址的初始化數(shù)據(jù)。

說明:在編譯過程中,如果使用cycloneII器件,可能會(huì)出現(xiàn)錯(cuò)誤“Error: M4K memory block WYSIWYG primitive……”,解決辦法為:

【ASSIGNMENTS 】/【 SETTING】,找到如下位置,在name中輸入“CYCLONEII_SAFE_WRITE”,在DEFAULT SETTING中輸入“VERIFIED_SAFE”;

然后點(diǎn)擊add按鈕:
105917yfucu068nf8o865u.png





方法二、使用verilog純文本的描述方式:

生成同樣功能的RAM塊,代碼如下:
module RAM1P(
input [6:0] address,
input clock,
input [7:0] data,
input wren,
output [7:0] q
);

(* ram_init_file = "TEST1.mif " *) reg [7:0] mem[127:0];

always@(posedge clock)
if(wren) mem[address] <= data; ?/*在時(shí)鐘的上升沿寫入數(shù)據(jù)*/

assign q = mem[address];
endmodule

注意此時(shí)mif文件載入RAM的方法,是利用文本描述的方式實(shí)現(xiàn)的,此種方式有一個(gè)缺點(diǎn),就是不能在modelsim中進(jìn)行仿真:

(* ram_init_file = "TEST1.mif " *) reg [7:0] mem[127:0];

對(duì)比兩種方法的優(yōu)缺點(diǎn):
105918mfb8iqvqrpi4em7p.png


經(jīng)過QuartusII的編譯報(bào)告可以看出,方法二比方法一相比,占用了很多的LE,同時(shí)還使用了1024個(gè)register,故方法二是十分不經(jīng)濟(jì)的,這里給出只是提供一個(gè)參考,便于理解LPM_RAM的工作方式,平時(shí)應(yīng)用時(shí),建議使用方法一來構(gòu)建RAM。

今天就聊到這里,各位, 加油。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1640

    文章

    21907

    瀏覽量

    611549
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    淺談集成FPGA兩種方式:eFPGA(SoC)&amp; cFPGA(SiP)

    目前流行的兩種集成方案分別是embedded FPGA(以下簡(jiǎn)稱eFPGA集成方案)以及FPGA Chiplets(以下簡(jiǎn)稱cFPGA集成方
    的頭像 發(fā)表于 08-16 09:53 ?7535次閱讀
    淺談集成<b class='flag-5'>FPGA</b>的<b class='flag-5'>兩種</b>方式:e<b class='flag-5'>FPGA</b>(SoC)&amp; c<b class='flag-5'>FPGA</b>(SiP)

    兩種電路電容容值計(jì)算的方法

    電路的電容應(yīng)該取多大?介紹兩種電路電容容值計(jì)算的方法
    的頭像 發(fā)表于 08-10 15:42 ?1.1w次閱讀
    <b class='flag-5'>兩種</b>電路<b class='flag-5'>中</b>電容容值計(jì)算的<b class='flag-5'>方法</b>

    兩種LED驅(qū)動(dòng)模式的功能及使用方法

    穎MCU普通LED模塊(非恒流)提供了兩種LED驅(qū)動(dòng)模式:亮滅模式、調(diào)光模式。兩種模式的功能及使用方法簡(jiǎn)介如下。
    發(fā)表于 08-26 11:18 ?4224次閱讀

    兩種使用C#實(shí)現(xiàn)ADSL自動(dòng)撥號(hào)的方法

    在網(wǎng)絡(luò)編程,有時(shí)候會(huì)需要重新?lián)芴?hào)建立網(wǎng)絡(luò)連接(如Ad點(diǎn)擊軟件通過重新?lián)芴?hào)形成有效點(diǎn)擊) ,下面介紹兩種程序撥號(hào)的方法.
    發(fā)表于 07-12 06:33

    求大神分享基于FPGA的DDFS與DDWS的兩種實(shí)現(xiàn)方式

    DDS的基本原理是什么,有什么性能指標(biāo)?基于FPGA的DDFS與DDWS兩種實(shí)現(xiàn)方式
    發(fā)表于 04-30 06:13

    FPGA設(shè)計(jì)RAM兩種實(shí)現(xiàn)方法對(duì)比

    發(fā)表于 11-01 16:36

    基于LabVIEW的Modbus協(xié)議兩種校驗(yàn)碼的實(shí)現(xiàn)方法

    基于LabVIEW的Modbus協(xié)議兩種校驗(yàn)碼的實(shí)現(xiàn)方法 介紹基于LabVIEW的Modbus協(xié)議兩種校驗(yàn)碼的實(shí)現(xiàn)
    發(fā)表于 10-13 00:08 ?4605次閱讀
    基于LabVIEW的Modbus協(xié)議<b class='flag-5'>兩種</b>校驗(yàn)碼的<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>方法</b>

    采用FPGA與IP來實(shí)現(xiàn)DDR RAM控制和驗(yàn)證的方法

    DDR SDRAM的接口特性:其輸入輸出引腳與SSTL-Ⅱ電氣特性兼容,內(nèi)部提供了DDR觸發(fā)器、鎖相環(huán)等硬件資源。使用這些特性,可以比較容易地設(shè)計(jì)性能可靠的高速DDR RAM控制器。本文介紹一采用FPGA與IP來
    發(fā)表于 11-24 16:00 ?4159次閱讀
    采用<b class='flag-5'>FPGA</b>與IP來<b class='flag-5'>實(shí)現(xiàn)</b>DDR <b class='flag-5'>RAM</b>控制和驗(yàn)證的<b class='flag-5'>方法</b>

    FPGA視頻教程之Verilog兩種不同的賦值語句的資料說明

    本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之Verilog兩種不同的賦值語句的資料說明免費(fèi)下載。
    發(fā)表于 03-27 10:55 ?6次下載
    <b class='flag-5'>FPGA</b>視頻教程之Verilog<b class='flag-5'>中</b><b class='flag-5'>兩種</b>不同的賦值語句的資料說明

    基于ADI的UHF RFID讀卡器射頻前端的兩種實(shí)現(xiàn)方法解析

    本文介紹基于ADI公司的信號(hào)鏈的UHF RFID讀卡器射頻前端的兩種實(shí)現(xiàn)方法
    發(fā)表于 10-25 16:00 ?3485次閱讀
    基于ADI的UHF RFID讀卡器射頻前端的<b class='flag-5'>兩種</b><b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>方法</b>解析

    Multibool的兩種實(shí)現(xiàn)方法詳細(xì)資料介紹

    介紹了Multibool的兩種實(shí)現(xiàn)方法。通過Xilinx Spartan-6 FPGA的Multiboot特性,允許用戶一次將多個(gè)配置文件下載入Flash
    發(fā)表于 01-10 08:00 ?2次下載

    使用FPGA調(diào)用RAM資源的詳細(xì)說明

    FPGA可以調(diào)用分布式RAM和塊RAM兩種RAM,當(dāng)我們編寫verilog代碼的時(shí)候如果合理的編寫就可以使我們想要的
    發(fā)表于 12-30 16:27 ?9次下載

    在MATLAB/simulink建模時(shí)的兩種不同實(shí)現(xiàn)方式

    導(dǎo)讀:本期文章主要介紹在MATLAB/simulink建模時(shí)的兩種不同實(shí)現(xiàn)方式,一是直接用現(xiàn)成的文件庫(kù)的模塊進(jìn)行搭建,一
    的頭像 發(fā)表于 09-15 10:07 ?2166次閱讀

    MATLAB/simulink兩種實(shí)現(xiàn)建模方式的優(yōu)勢(shì)

    導(dǎo)讀:本期文章主要介紹在MATLAB/simulink建模時(shí)的兩種不同實(shí)現(xiàn)方式,一是直接用現(xiàn)成的文件庫(kù)的模塊進(jìn)行搭建,一
    的頭像 發(fā)表于 09-15 10:10 ?5533次閱讀

    FPGA和DSP兩種處理器之間實(shí)現(xiàn)SRIO協(xié)議的方法

    摘要: 現(xiàn)代 信號(hào) 處理系統(tǒng)通常需要在不同處理器之間實(shí)現(xiàn)高速數(shù)據(jù) 通信 ,SRIO協(xié)議由于高效率、低延時(shí)的特性被廣泛使用。本文研究了在 FPGA 和 DSP 兩種處理器之間實(shí)現(xiàn)SRIO
    的頭像 發(fā)表于 03-20 15:00 ?2725次閱讀
    主站蜘蛛池模板: 午夜在线观看网站 | 欧美成人免费大片888 | 亚洲网在线 | 日韩欧美色图 | 日韩一级欧美一级一级国产 | 天天操夜夜摸 | 黄色网欧美 | 福利视频欧美 | 又黄又爽又猛午夜性色播在线播放 | 国产美女视频黄a视频免费全过程 | 狠狠色婷婷丁香综合久久韩国 | 午夜欧美精品久久久久久久久 | 国产情侣出租屋露脸实拍 | 性欧美高清强烈性视频 | 久久国产视频一区 | 激情六月天 | 国产午夜精品久久久久免费视 | 欧美在线bdsm调教一区 | 精品二区 | 四虎国产精品影库永久免费 | 国产成人精品一区二区仙踪林 | 在线视频一二三区 | xxx日本69hd| 青青草国产三级精品三级 | 国产 高清 在线 | 黄色a毛片 | 午夜三级在线 | 日本特级黄色录像 | 久久综合五月开心婷婷深深爱 | 男人边吃奶边做视频免费网站 | 国产美女特级嫩嫩嫩bbb | 国产精品香蕉成人网在线观看 | 久久久精品免费观看 | 国产亚洲午夜精品a一区二区 | jiucao在线观看精品 | 一级日本高清视频免费观看 | 91亚洲国产成人久久精品网站 | 成人免费午间影院在线观看 | 天天做天天爱夜夜爽女人爽宅 | 在线播放免费观看 | susu成人影院|