地址不變突發(fā)是一個總線周期,在這個總線周期中完成多次操作,但是地址不變。地址不變突發(fā)的典型應(yīng)用是以DMA方式讀/寫FIFO。主設(shè)備在時鐘的某一個上升沿將CTI()置為3’b001后,下一個周期的操作必須與本周期,包括SEL_O()信號也不能改變,即在地址不變突發(fā)中的每一次操作除傳輸?shù)臄?shù)據(jù)可能發(fā)生變化外其他都是相同的。
圖27 Wishbone總線的地址不變突發(fā)示例
圖27給出了一個地址不變突發(fā)寫總線周期示例。圖中主設(shè)備和從設(shè)備一共進(jìn)行了4次操作。
在時鐘上升沿0,主設(shè)備將地址信號ADR_O()放到總線上,將數(shù)據(jù)信號DAT_O()、TGD_O()放到總線上,將WE_O置為高表示寫操作,將CTI_O()置為3’b001表示地址不變突發(fā)總線周期,將適當(dāng)?shù)腟EL_O()信號置高通知從設(shè)備將數(shù)據(jù)總線上哪些信號是有效的,將CYC_O和TGC_O置高表示操作正在進(jìn)行,將STB_O置高表示第一次寫操作開始。
在時鐘上升沿1,從設(shè)備檢測到主設(shè)備的寫操作,將DAT_I()采樣,并置高ACK_O。
在時鐘上升沿2,主設(shè)備檢測到ACK_I為高,知道第一次傳輸順利完成,由于數(shù)據(jù)沒有準(zhǔn)備好,于是將STB_O置低表示插入等待周期。
在等待周期,從設(shè)備知道地址不變突發(fā)寫操作仍然在進(jìn)行,因此一直將ACK_O置高。但是此時主設(shè)備和從設(shè)備知道沒有真正的傳輸發(fā)生。
在時鐘上升沿3,主設(shè)備已經(jīng)將新的數(shù)據(jù)準(zhǔn)備好,于是將STB_O置高表示第二次寫操作開始,并更新DAT_O()。
在時鐘上升沿4,從設(shè)備檢測到主設(shè)備的寫操作,將DAT_I()采樣。同時從設(shè)備發(fā)現(xiàn)沒有足夠的空間存儲數(shù)據(jù)或者由于其他原因不能及時接收新的數(shù)據(jù),于是將ACK_O置低插入等待周期。主設(shè)備檢測到ACK_I為高,于是發(fā)起第三次操作,更新DAT_O()。
在時鐘上升沿5,從設(shè)備發(fā)現(xiàn)可以繼續(xù)接收數(shù)據(jù),于是將DAT_I()采樣并將ACK_O置高。
在時鐘上升沿6,主設(shè)備檢測到ACK_I為高,于是發(fā)起第四次操作,更新DAT_O(),同時將CTI_O置為3’b111表示本次操作為最后一次操作。
在時鐘上升沿7,從設(shè)備將DAT_I()采樣,并根據(jù)CTI_O為3’b111知道本次地址不變突發(fā)寫操作完成,于是將ACK_O置低。
-
時鐘
+關(guān)注
關(guān)注
11文章
1742瀏覽量
131634 -
總線
+關(guān)注
關(guān)注
10文章
2894瀏覽量
88225 -
Wishbone
+關(guān)注
關(guān)注
0文章
16瀏覽量
10439
原文標(biāo)題:【博文連載】Wishbone總線地址不變突發(fā)結(jié)束方式
文章出處:【微信號:ChinaAET,微信公眾號:電子技術(shù)應(yīng)用ChinaAET】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
wishbone總線
基于WISHBONE總線的FLASH閃存接口設(shè)計
基于Wishbone片上總線的IP核的互聯(lián)
基于Wishbone總線的UART IP核設(shè)計
![基于<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的UART IP核設(shè)計](https://file1.elecfans.com//web2/M00/A5/E7/wKgZomUMOrWAAGUWAAAOdRCQZ4Q309.jpg)
基于WISHBONE總線的FLASH閃存接口設(shè)計
![基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的FLASH閃存接口設(shè)計](https://file.elecfans.com/web2/M00/49/00/pYYBAGKhtDKAbkqgAAAM_gQfa4w690.jpg)
基于WISHBONE總線的通用接口控制器
![基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的通用接口控制器](https://file.elecfans.com/web2/M00/49/22/pYYBAGKhtDqAEUUwAAAOFNqiKpo706.jpg)
Wishbone總線實(shí)現(xiàn)UART IP核設(shè)計
![<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>實(shí)現(xiàn)UART IP核設(shè)計](https://file.elecfans.com/web2/M00/49/2B/pYYBAGKhtDyAKnE_AAAMjaEOU7Y150.jpg)
基于FPGA的SDX總線與Wishbone總線接口設(shè)計
![基于FPGA的SDX<b class='flag-5'>總線</b>與<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>接口設(shè)計](https://file.elecfans.com/web2/M00/49/44/pYYBAGKhtEKANZZSAAATtTtER-c073.jpg)
基于AMBA與WISHBONE的SoC總線橋KBar控制器的設(shè)計
Wishbone一般總線規(guī)范的共同特點(diǎn)
![<b class='flag-5'>Wishbone</b>一般<b class='flag-5'>總線</b>規(guī)范的共同特點(diǎn)](https://file.elecfans.com/web1/M00/56/79/o4YBAFs-sxWATpKWAABVFvU51vE529.png)
Wishbone總線的突發(fā)結(jié)束
![<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的<b class='flag-5'>突發(fā)</b>結(jié)束](https://file.elecfans.com/web1/M00/58/69/pIYBAFtZHfiADcwKAAAWI76FYHM594.png)
Wishbone部分地址譯碼的實(shí)現(xiàn)
![<b class='flag-5'>Wishbone</b>部分<b class='flag-5'>地址</b>譯碼的實(shí)現(xiàn)](https://file.elecfans.com/web1/M00/59/2E/o4YBAFtmSLKAHEaSAAAiWOoz61A105.png)
Wishbone總線的主要特征概括
![<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的主要特征概括](https://file.elecfans.com/web1/M00/5B/4D/pIYBAFtuOM6AGYxkAAASSkehqKo397.png)
Wishbone II交易總線:速度的另一個等級
![<b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>總線</b>:速度的另一個等級](https://file.elecfans.com//web2/M00/7A/ED/pYYBAGNx8JGAQ0uoAAAid-Xic3o069.jpg)
評論