今天我們要介紹的時序分析概念是spice deck。平時用得可能比較少,是PT產(chǎn)生的一個spice信息文件,可以用來和HSPICE做correlation。我們平時使用PT做得是gate level的時序分析,如果想做transistor level的時序分析,那可以采用HSPICE做電路仿真。
但是,如果要完全仿真整個網(wǎng)表是不大現(xiàn)實的,因為規(guī)模太大,速度難以接受。在PT里面,提供了一種方法,可以采用write_spice_deck命令來產(chǎn)生某一條timing path的spice網(wǎng)表文件,里面包含該條timing path上的resistors, capacitors信息。這對表征新工藝庫的準(zhǔn)確性是很有幫助的。如下圖所示:
使用方法
write_spice_deck
pt_shell> write_spice_deck
-header header.spi spicemodel信息文件
-output testcase.spi
-sub_circuit_file ./subckt.spi spicesubcircuit信息文件
[get_timing_paths -from A2 -to buf5/A] timing path
-
電路仿真
+關(guān)注
關(guān)注
37文章
212瀏覽量
96202 -
時序分析
+關(guān)注
關(guān)注
2文章
127瀏覽量
22844
原文標(biāo)題:時序分析基本概念介紹
文章出處:【微信號:IC_Physical_Design,微信公眾號:數(shù)字后端IC芯片設(shè)計】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
時序分析的基本概念ETM的詳細(xì)介紹及如何應(yīng)用的資料概述

時序分析基本概念介紹

時序分析和時序約束的基本概念詳細(xì)說明

時序分析概念min pulse width介紹

clock gate時序分析概念介紹

評論