賽靈思公司推出ISE設計套件11.1版本(ISE Design Suite 11.1)。這一FPGA設計解決方案在業界率先為邏輯、數字信號處理、嵌入式處理以及系統級設計提供了完全可互操作的領域專用設計流程和工具配置。 該新版本為面向多種市場和應用的基于FPGA的片上系統解決方案提供了更簡單、更智能的設計方法。賽靈思公司致力于為設計人員提供目標設計平臺,而ISE 設計套件 11.1版本的推出是一個重要的里程碑。
為更好地滿足當前異常多元化的FPGA應用對先進FPGA設計技術的需求,賽靈思公司此次推出的ISE設計套件創新性地提供了四個針對特定領域而優化的配置版本:邏輯版本(Logic Edition)、DSP版本(DSP EdiTIon)、嵌入式版本(Embedded EdiTIon)和系統版本(System EdiTIon)。 每一版本都提供了完整的FPGA設計流程,并且專門針對特定的用戶群體(工程師)和特定領域的設計方法及設計環境要求進行了優化,從而使設計人員能夠將更多精力集中于創建增值的、具有競爭力的差異化產品和應用。
同時,針對與目標設計平臺一起提供的基礎級FPGA與領域專用工具、技術以及IP組件等, ISE 設計套件 11.1版本還為其提供了新功能以及易于使用的增強特性。 賽靈思公司隨其Virtex-6 和 Spartan-6 FPGA系列器件而推出的目標設計平臺為嵌入式、DSP和硬件設計人員提供了范圍廣泛的器件、通用設計流程、IP、開發工具和運行時間平臺。 ISE 設計套件 11.1版本可使基于現有Virtex-5 和 Spartan-3 FPGA的設計開發周期縮短長達50%、平均動態功耗降低10%、開發工具性能提升一倍。同時賽靈思早期試用客戶則可利用基于最新Virtex-6 和 Spartan-6器件的目標設計平臺開始新的設計。
領域優化的設計配置
基于賽靈思在設計輸入、綜合、實施和驗證方面的專有技術,以及與業界領先的第三方綜合和仿真解決方案的集成,ISE 設計套件11.1每個不同版本都提供了一個從前到后的全面設計環境。因此,設計人員可以選擇最適合自己的設計方法的配置和賽靈思目標設計平臺,從而實現更高的生產力,以最快的速度完成設計并獲得最高質量的設計結果。
? ISE設計套件邏輯版本(ISE Design Suite Logic EdiTIon)針對采用賽靈思基礎目標設計平臺(Xilinx Base Targeted Design Platform)、主要關注邏輯和連接功能的設計人員而優化。這一版本包括: ISE Foundation、ISE Simulator、PlanAhead 設計和分析工具, ChipScope Pro 調試以及串行 I/O工具包、豐富的基礎IP目錄產品以及位流生成/器件編程工具。
? ISE設計套件DSP版本 (ISE Design Suite DSP Edition) 針對采用賽靈思DSP領域目標設計平臺(Xilinx DSP Domain Targeted Design Platform)、主要面向算法、系統和硬件的設計人員而優化。這一版本包括: System Generator for DSP、AccelDSP 綜合工具和DSP專用IP,以及邏輯版本中所包括的所有基礎級FPGA設計工具和技術。
? ISE設計套件嵌入式版本(ISE Design Suite Embedded Edition)針對采用賽靈思嵌入式領域目標設計平臺(Xilinx Embedded Domain Targeted Design Platform)的嵌入式系統設計人員(硬件和軟件設計師)而優化。這一版本包括:帶Platform Studio 設計套件的嵌入式開發套件 (EDK),目前作為獨立產品提供的軟件開發套件(SDK),包括MicroBlaze軟處理器在內的嵌入式應用專用IP,以及邏輯版本中包括的所有基礎級FPGA設計工具和技術。
? ISE設計套件系統版本(ISE Design Suite System Edition) 針對采用賽靈思連接領域目標設計平臺(Xilinx Connectivity Domain Targeted Design Platform)的系統設計人員而優化。這一版本包括: 邏輯版本、DSP版本和嵌入式版本三個版本中包含的所有工具、技術和IP。
生產力更高,設計速度更快,設計結果更佳
在ISE 設計套件11.1版本中,賽靈思公司還改善了整個設計流程中不同工具間的通信,實現了所有設計配置間的無縫互操作,并采用了EDA行業標準的FLEXnet許可證管理解決方案來保證突破性的性能、功耗和成本優勢。
嵌入式和DSP設計流程實現了更為緊密的集成,使得在單個系統中實現嵌入式、DSP、IP和專用模塊更為容易。 新的多線程布局布線功能、SmartXplorer 和 ExploreAhead工具支持的分布式處理技術以及第二代SmartGuide 技術相結合可以將編程速度和增量修改時的運行速度提高一倍,加快時序收斂過程。設計流程中的每一步都針對每天進行更多次設計反復(more “turns per day”)進行了優化。 同時,ISE設計套件 11.1版本還采用了更先進的功率優化算法,并通過在所有配置的版本中整合全功能PlanAhead 設計和分析軟件提供了無與倫比的設計可視性。 設計師能夠更加高效地評估、分析和優化設計實施結果,從而獲得更高的性能、更高的器件利用率和更佳的設計質量。
此外,ISE 設計套件 11.1版本的用戶現在還擁有更大的靈活性來定制安裝并監控使用情況。 賽靈思新采用的流動許可證管理方案允許在多個不同地點的多個用戶訪問同一個許可證,這樣能夠以更高的成本效率支持大型或分布式設計機構工作,并幫助降低總體項目成本。 同時,用戶也可以選擇使用結點鎖定的許可證管理方式將軟件使用限定在單臺機器上。
-
FPGA
+關注
關注
1630文章
21801瀏覽量
606359 -
賽靈思
+關注
關注
32文章
1794瀏覽量
131549 -
數字信號
+關注
關注
2文章
982瀏覽量
47679
原文標題:賽靈思推出能提供FPGA設計工具和IP的ISE設計套件11.1
文章出處:【微信號:FPGAer_Club,微信公眾號:FPGAer俱樂部】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論