第一點(diǎn)是IP的生成,官方的IP顯示應(yīng)該是有BUG,我的使用需求是3從1主做仲裁,然后在IP顯示圖中顯示了三組AXIs從接口,但是每個從接口是主接口的位寬的3倍,當(dāng)時看到這個一度覺得很奇怪,IP的手冊也沒有說明接口的使用方法,后來看例化模板發(fā)現(xiàn)只有一組AXIS從接口,位寬是主接口的3倍,剛好符合我的實(shí)際設(shè)置情況。
第二點(diǎn)是關(guān)于里面仲裁機(jī)制的細(xì)節(jié),就是無論選擇什么仲裁方式,對于接入這個AXIS從接口的信號,從接口的S_TVALID一定要提前于S_TREADY拉高,這個是什么意思呢,意思是說,用戶接入從接口的邏輯,不能等到S_TREADY拉高,才把S_TVALID的握手機(jī)制,必須先讓S_TVALID拉高告訴IP這個從接口有數(shù)據(jù)請求,當(dāng)IP剛好仲裁到該從接口的時候,才會拉高S_TREADY接通到M_TREADY,所以某個從接口有數(shù)據(jù)請求的話不提前拉高S_TVALID的話,對應(yīng)從接口的S_TREADY將不會選通連接到M_TREADY。由此可以推斷,該IP的仲裁切換,是根據(jù)該從接口通道有沒有數(shù)據(jù)請求來決定是否選通主接口與該從接口通道。這個和我平時寫的類似于DDR多通道讀寫的仲裁機(jī)制有所不同,我之前是先選通該通道,然后判斷該通道有沒有數(shù)據(jù)請求,沒有則重新仲裁跳轉(zhuǎn)到其他通道,這個IP的仲裁機(jī)制是先判斷該從接口通道有沒有數(shù)據(jù)請求,沒有的話就不選通直接重新仲裁跳轉(zhuǎn)到其他通道。
序如下:
第三點(diǎn)是suppress信號,是抑制某個通道與主接口通道選通的控制位,如果置1,對應(yīng)的從接口將會不與主接口通道選通。
以上的一些使用說明是基于3從1主的總線總裁使用心得,其他情況讀者請自行分析。
-
Switch
+關(guān)注
關(guān)注
1文章
533瀏覽量
58468 -
Stream
+關(guān)注
關(guān)注
0文章
20瀏覽量
8006
發(fā)布評論請先 登錄
相關(guān)推薦
Zynq中AXI4-Lite和AXI-Stream功能介紹
![Zynq中<b class='flag-5'>AXI4</b>-Lite和<b class='flag-5'>AXI-Stream</b>功能介紹](https://file.elecfans.com/web1/M00/C7/D9/o4YBAF9t88GAIJRKAADKjPsN_Pk947.png)
如何使用AXI VIP在AXI4(Full)主接口中執(zhí)行驗(yàn)證和查找錯誤
是否可以使用AXI4流以某種方式從收發(fā)器中提取輸入數(shù)據(jù)
AXI-stream數(shù)據(jù)傳輸過程
ARM CoreLink AXI4至AHB Lite XHB-400橋接技術(shù)參考手冊
AXI4接口協(xié)議的基礎(chǔ)知識
![<b class='flag-5'>AXI4</b>接口協(xié)議的基礎(chǔ)知識](https://file.elecfans.com/web1/M00/C7/B7/pIYBAF9qve6AFcHwAABNdgSZhLU485.png)
一文詳解ZYNQ中的DMA與AXI4總線
![一文詳解ZYNQ中的DMA與<b class='flag-5'>AXI4</b>總線](https://file.elecfans.com/web1/M00/C7/DB/pIYBAF9r-uWAIO1bAAA1gxHR4mQ304.png)
AXI-Stream代碼
![<b class='flag-5'>AXI-Stream</b>代碼](https://file.elecfans.com/web1/M00/CE/BD/pIYBAF-jxyuAbx3IAAOcRH77dmI136.png)
關(guān)于AXI4-Stream協(xié)議總結(jié)分享
AXI4 、 AXI4-Lite 、AXI4-Stream接口
使用AXI4總線實(shí)現(xiàn)視頻輸入輸出
AXI3與AXI4寫響應(yīng)的依賴區(qū)別?
FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)
![FPGA <b class='flag-5'>AXI4</b>協(xié)議學(xué)習(xí)筆記(二)](https://file1.elecfans.com/web2/M00/88/A1/wKgZomRtts2AJysCAABCjYVvfew945.jpg)
Xilinx FPGA AXI4總線(一)介紹【AXI4】【AXI4-Lite】【AXI-Stream】
![Xilinx FPGA <b class='flag-5'>AXI4</b>總線(一)介紹【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI-Stream</b>】](https://file1.elecfans.com/web2/M00/8A/74/wKgaomSSpOGADlDnAAECDogkAA8038.jpg)
評論