本系列教學(xué)視頻由賽靈思高級戰(zhàn)略應(yīng)用工程師帶領(lǐng)你從零開始,一步步深入掌握HLS 以及 UltraFAST 設(shè)計(jì)方法,幫助您成為系統(tǒng)設(shè)計(jì)和算法加速的大拿!
HLS 設(shè)計(jì)流程-基本概念 Lesson 3
在之前的課程我們介紹了了解 HLS 的入門,以及通過實(shí)例講解了 HLS 的工作原理。本節(jié)課主要介紹與 Vivado HLS 設(shè)計(jì)流程相關(guān)的基本概念,使用戶對基于 C/C++ 的高層次綜合設(shè)計(jì)流程有一個(gè)基本的認(rèn)識,為下一講的實(shí)例演示做準(zhǔn)備。
Lauren Gao→
Xilinx 戰(zhàn)略應(yīng)用高級工程師。專注于 C/C++ 高層次綜合,擁有多年利用 Xilinx FPGA 實(shí)現(xiàn)數(shù)字信號處理算法的經(jīng)驗(yàn),對 Xilinx FPGA 的架構(gòu)、開發(fā)工具和設(shè)計(jì)理念有深入的理解。發(fā)布網(wǎng)絡(luò)視頻課程《Vivado入門與提高》點(diǎn)擊率超過5萬、出版《基于FPGA的數(shù)字信號處理(第2版)》一書,并廣受好評。
往期課程
Lesson1:軟件工程師怎么了解 FPGA 架構(gòu)
Lesson2:Vivado HLS 工作原理
-
賽靈思
+關(guān)注
關(guān)注
33文章
1797瀏覽量
132289 -
HLS
+關(guān)注
關(guān)注
1文章
133瀏覽量
24812
發(fā)布評論請先 登錄

玩轉(zhuǎn)FPGA 賽靈思(xilinx)FPGA設(shè)計(jì)大賽獲獎名單!!!
FPGA是用altera多還是賽靈思的多呢
什么是賽靈思豐富目標(biāo)設(shè)計(jì)平臺?
為什么說賽靈思已經(jīng)遠(yuǎn)遠(yuǎn)領(lǐng)先于Altera?
從賽靈思FPGA設(shè)計(jì)流程看懂FPGA設(shè)計(jì)

評論