最近在一個婚禮招待會上，我試圖和一個和我坐在同一張桌子上的紳士交談。不幸的是，有一個女人坐在我們之間，與坐在我身邊的其他人進行對話。隨著接收的所有騷動在背景中，談話很難開始。在我們之間進行另一次討論雖然使我們的談話變得不可能。我們所擁有的是串擾！

對話過程中的串擾可能非常煩人，但PCB布局上的串擾可能是災難性的。如果不糾正，串擾可能會導致您的成品板完全無法工作，或者可能會受到間歇性問題的困擾。讓我們來看看串擾是什么以及如何減少PCB設計中的串擾。

如何減少PCB設計中的串擾？

串擾是無意的印刷電路板上跡線之間的電磁耦合。這種耦合可能導致一條跡線的信號脈沖超過另一條跡線的信號完整性，即使它們沒有物理接觸。當平行跡線之間的間距很緊時，就會發生這種情況。即使跡線可能為了制造目的而保持最小間距，但對于電磁目的而言可能還不夠。

考慮兩條彼此平行的跡線。如果一條跡線中的差分信號具有比另一條跡線更大的幅度，則它可以積極地影響另一條跡線。然后，“受害者”軌跡中的信號將開始模仿侵略者軌跡的特征，而不是傳導自己的信號。當發生這種情況時，就會產生串擾。

串擾通常被認為是在同一層上彼此相鄰的兩條平行軌跡之間發生的。但是，在相鄰層上彼此相鄰的兩條平行跡線之間發生串擾的可能性更大。這被稱為寬邊耦合，并且更可能發生，因為兩個相鄰的信號層被非常少量的芯厚度分開。該厚度可以是4密耳（0.1毫米），有時小于同一層上兩條跡線之間的間距。

< p> 消除串擾的走線間距通常大于常規走線間距要求

消除設計中串擾的可能性

幸運的是，你不受相聲的擺布。通過設計電路板以最大限度地減少串擾情況，您可以避免這些問題。以下是一些設計技術，可幫助您消除電路板上串擾的可能性：

在差分對和其他信號路由之間保持盡可能大的距離。經驗法則是間隙=跡線寬度的3倍。

在時鐘路由和其他信號路由之間保持盡可能大的差異。相同的間隙=跡線寬度經驗法則的3倍也適用于此。

在不同的差分對之間保持盡可能大的距離。這里的經驗法則略大，間隙=走線寬度的5倍。

異步信號（如RESET，INTERRUPT等）應遠離總線并高速度信號。它們可以在接通或斷開或上電信號旁邊布線，因為在電路板的正常操作期間很少使用這些信號。

確保相鄰的兩個信號層在電路板堆疊中彼此交替將交替水平和垂直布線方向。這將減少寬邊耦合的可能性，因為不允許跡線在彼此之上平行延伸。

減少兩個相鄰信號層之間潛在串擾的更好方法是在微帶配置中將層與它們之間的接地平面層分開。地平面不僅會增加兩個信號層之間的距離，還會為信號層提供所需的返回路徑。

您的PCB設計工具和第三方應用程序可以幫助您消除串擾

如何您的設計軟件可幫助您消除高速PCB設計中的串擾

PCB設計工具內置了許多功能，可幫助您避免設計中的串擾。通過指定布線方向和創建微帶疊層，電路板層規則將幫助您避免寬邊耦合。使用網絡類規則，您將能夠為更容易受串擾影響的網絡組分配更大的跟蹤間距。差分對路由器將差分對路由為實際對，而不是單獨路由它們。這將保持差分對跡線彼此之間以及與其他網絡之間所需的間距，以避免串擾。

除了PCB設計軟件的內置功能外，還有其他工具這可以幫助您消除高速PCB設計中的串擾。有不同的串擾計算器可幫助您確定路由的正確走線寬度和間距。還有信號完整性模擬器來分析您的設計是否存在潛在的串擾問題。

如果允許發生，串擾可能是印刷電路板上的一個大問題。既然您知道要尋找什么，那么您將準備好防止串擾發生。我們在此討論的設計技巧以及PCB設計軟件的功能將幫助您創建無串擾設計。