CAN總線由德國BOSCH公司開發，最高速率可達到1Mbps。CAN的容錯能力特別強，CAN控制器內....

很明顯從字面意思上可以理解，多采樣率嘛，就是有多個采樣率唄。前面所說的FIR，IIR濾波器都是只有一....

打開電腦的任務管理器，看著跳動的CPU使用率，發現很舒服。每一個線程占用了多少CPU清清楚楚，也就能....

對，大部分技術參考書都這么做，我們也經常這樣做：用3個IO口作行掃描，2個IO作列檢測（為方便描述，....

因為在S6或者其他7系列的FPGA中，是有一套非常成熟的FPGA加載機制（Xilinx有很詳細的指導....

在SDK/Vitis里創建FSBL和Standalone程序，啟動后，在XSCT命令后窗口下，檢查R....

ZYNQ7000 SOC 芯片可以從 FLASH 啟動，也可以從 SD 卡里啟動， 本節介紹程序 F....

有時我們需要在設計網表的基礎上微調一下邏輯，這樣可以無需修改代碼，也無需重新做綜合，在設計調試中可以....

FPGA中的硬件邏輯與軟件程序的區別，相信大家在做除法運算時會有深入體會。若其中一個操作數為常數，可....

本文主要介紹了高斯濾波器的原理及其實現過程。

軟件環境可以快速搭建仿真模型，并且進行驗證，為硬件RTL實現提供參考依據。在具體算法設計時，必須考慮....

assign 用來給 output,inout 以及 wire 這些類型進行連線。assign 相當....

理想的時鐘模型是一個占空比為50%且周期固定的方波。Tclk為一個時鐘周期，T1為高脈沖寬度，T2為....

I2C 總線的兩根信號線 SCL 和 SDA 需要上拉才能正常工作，當板卡上沒有合適的硬件設置或者沒....

在計算機與電子產品的世界中，我們習慣于通過兩種截然不同的方法實現計算：硬件以及軟件。計算機硬件，比如....

電阻器(Resistor)是一個限流元件，用字母R來表示，單位為歐姆Ω。將電阻接在電路中后，電阻器一....

在我寫的大多數博客里，都演示或解釋了FPGA/SoC的設計細節技術。但是這篇文章將有所不同，因為在這....

做芯片第一應該關注的是芯片的PPA（Performance， Power， Area），本篇淺顯的部....

起始位：SCL為高電平期間 SDA出現下降沿

RapidIO標準分為三層：邏輯，傳輸和物理。

XADC內嵌在PS端，允許CPU或其他主機連接XADC，而不用使用PL端。XADC最大采樣率為1MS....

摘要：在對FFT(快速傅立葉變換)算法進行研究的基礎上，描述了用FPGA實現FFT的方法，并對其中的....

FPGA并沒有像軟件那樣用已有的cache，FPGA的HLS編譯器會在FPGA中創建一個快速的mem....

1.always@后面內容是敏感變量，always@(*)里面的敏感變量為*，意思是說敏感變量由綜合....

Verilog HDL的賦值語句分為阻塞賦值和非阻塞賦值兩種。阻塞賦值是指在當前賦值完成前阻塞其他類....

本文主要介紹AMBA2.0 （Advanced Microcontroller Bus Archit....

IC設計是在linux環境下，很多操作需要在Terminal中進行，因此想要學習IC設計，就必須先需....

本文的關注點是 gpio driver --> gpio subsystem core -> gpi....

“ 本文主要分享了在Verilog設計過程中一些經驗與知識點，主要包括Verilog仿真時常用的系統....

　“ 本文主要分享了在Verilog設計過程中一些經驗與知識點，主要包括塊語句、阻塞賦值和非阻塞賦值....