很多人詢問(wèn)關(guān)于約束、時(shí)序分析的問(wèn)題，比如：如何設(shè)置setup，hold時(shí)間?如何使用全局時(shí)鐘和第二全....

組合邏輯：任何時(shí)刻電路的穩(wěn)定輸出，僅僅取決于該時(shí)刻各個(gè)輸入變量的取值。

在窄帶應(yīng)用中，零中頻軟件無(wú)線電芯片已經(jīng)非常流行，其代表是ADI公司的AD9361。

我們知道FPGA由LUT、IO接口、時(shí)鐘管理單元、存儲(chǔ)器、DSP等構(gòu)成，我覺(jué)得最能代表FPGA特點(diǎn)的....

調(diào)用quartus的ip核測(cè)量頻率和幅值，可以把程序分成四大部分。第一部分是AD采樣模塊，本次實(shí)驗(yàn)用....

最后說(shuō)明，我不是研究信號(hào)處理的專業(yè)人士，所以文中必有疏漏或者錯(cuò)誤，如發(fā)現(xiàn)還請(qǐng)不吝賜教。

那么如何將包含XIlinx IP的用戶模塊封裝成網(wǎng)表文件，下面將給出詳細(xì)步驟

　　由原理圖可知僅當(dāng)FPGA的對(duì)應(yīng)管腳輸入低電平時(shí)LED才會(huì)亮，流水燈的效果可以輪流讓四個(gè)對(duì)應(yīng)管腳輸....

　　以前總是沒(méi)有記錄的習(xí)慣，導(dǎo)致遇到問(wèn)題時(shí)總得重新回憶與摸索，大大降低了學(xué)習(xí)效率，從今天開(kāi)始決定改掉....

隨著大數(shù)據(jù)的興起以及信息技術(shù)的快速發(fā)展，數(shù)據(jù)傳輸對(duì)總線帶寬的要求越來(lái)越高，并行傳輸技術(shù)的發(fā)展受到了時(shí)....

在FPGA開(kāi)發(fā)過(guò)程中，如果我們把bit文件下載到FPGA中，那么當(dāng)FPGA掉電以后，bit文件就丟失....

ChipScope是Xilinx提供的一個(gè)校驗(yàn)FPGA設(shè)計(jì)的工具。它的本質(zhì)是一個(gè)虛擬的邏輯分析儀，能....

我一直沒(méi)搞明白BUFIO是干嘛用的。

UltraRAM 原語(yǔ)（也稱為 URAM）可在 Xilinx UltraScale + 架構(gòu)中使用，....

首先說(shuō)明一下Modelsim與Questa Sim都可以與Vivado聯(lián)調(diào)，也比較相似，但是Ques....

時(shí)鐘周期約束：用戶需要將設(shè)計(jì)中的所有時(shí)鐘進(jìn)行約束后，綜合器才能進(jìn)行合理的靜態(tài)時(shí)序分析。一個(gè)設(shè)計(jì)中的時(shí)....

這里的面積指一個(gè)設(shè)計(jì)消耗 FPGA/CPLD 的邏輯資源的數(shù)量，對(duì)于 FPGA 可以用消耗的 FF(....

在視頻處理中，為了能夠?qū)崟r(shí)調(diào)節(jié)圖像的對(duì)比對(duì)，通常需要對(duì)直方圖進(jìn)行拉伸處理。

使用Verilog編寫(xiě)好了功能模塊以及對(duì)應(yīng)的testbench之后，一般需要對(duì)其功能進(jìn)行仿真測(cè)試。由....

在進(jìn)行FPGA的設(shè)計(jì)時(shí)，經(jīng)常會(huì)需要在綜合、實(shí)現(xiàn)的階段添加約束，以便能夠控制綜合、實(shí)現(xiàn)過(guò)程，使設(shè)計(jì)滿足....

按鍵作為一種機(jī)械開(kāi)關(guān)，在進(jìn)行按鍵操作時(shí)，機(jī)械接觸點(diǎn)的彈性及電壓突變等原因，在機(jī)械開(kāi)關(guān)合閉的時(shí)候會(huì)出現(xiàn)....

數(shù)字電路中，電路通過(guò)復(fù)位來(lái)啟動(dòng)，復(fù)位猶如數(shù)字電路的“起搏器”，主要有下面三種方式

直接看數(shù)學(xué)公式描述如何迭代不直觀，先來(lái)看動(dòng)圖就很容易理解牛頓迭代法為什么叫迭代法以及怎樣迭代的

在統(tǒng)計(jì)學(xué)中，相關(guān)是描述兩個(gè)隨機(jī)變量序列或二元數(shù)據(jù)之間的統(tǒng)計(jì)關(guān)系，無(wú)論是否具有因果關(guān)系。

英特爾 Stratix 10 TX FPGA 提供多達(dá) 144 個(gè)收發(fā)器通道和 1 到 58 Gb....

FPGA中關(guān)于SPI的使用

本實(shí)驗(yàn)基于xilinx ARTIX-7芯片驗(yàn)證實(shí)現(xiàn)，有時(shí)間有興趣的朋友可在其他FPGA芯片上實(shí)現(xiàn)驗(yàn)證....

一個(gè)簡(jiǎn)單的8位處理器完整設(shè)計(jì)過(guò)程及verilog代碼,適合入門(mén)學(xué)習(xí)參考，并含有作者個(gè)人寫(xiě)的指令執(zhí)行過(guò)....

基本邏輯單元LAB包含10xALM,ALM全程為Adaptive Logic Module，具有8輸....

HLS，Http Live Streaming 是由Apple公司定義的用于實(shí)時(shí)流傳輸?shù)膮f(xié)議，HLS....