如何在服務(wù)器上調(diào)試本地FPGA板卡
聯(lián)合開(kāi)發(fā)或者跑多策略工程的時(shí)候,一般都使用多核的服務(wù)器進(jìn)行FPGA設(shè)計(jì)。這個(gè)時(shí)候如果板卡在本地電腦上....
![如何在服務(wù)器上調(diào)試本地FPGA板卡](https://file1.elecfans.com/web1/M00/F3/A1/wKgaoWcaHHqAQi9xAABILLrrICU185.png)
在FPGA中利用IP核實(shí)現(xiàn)I/Q信號(hào)的產(chǎn)生
對(duì)于有些通信類(lèi),光通信類(lèi)以及射頻方向的同學(xué)都知道在通信的信號(hào)處理中,輸入的信號(hào)需要分成兩路(I路和Q....
![在FPGA中利用IP核實(shí)現(xiàn)I/Q信號(hào)的產(chǎn)生](https://file1.elecfans.com/web2/M00/E9/BF/wKgZomZVQcuACJhtAAAUzfF4exo470.jpg)
基于FPGA的AES256光纖加密設(shè)計(jì)案例實(shí)現(xiàn)
近年來(lái),信息安全應(yīng)用于生活中的各個(gè)領(lǐng)域.在光通信系統(tǒng)中,往往對(duì)速率有著較高的追求。其中對(duì)光模塊,光纖....
![基于FPGA的AES256光纖加密設(shè)計(jì)案例實(shí)現(xiàn)](https://file1.elecfans.com/web2/M00/E3/DC/wKgZomY9ktOAcn99AAA4HEfMU5I705.png)
Xilinx ISE14.7 LVDS的應(yīng)用
最近項(xiàng)目需要用到差分信號(hào)傳輸,于是看了一下FPGA上差分信號(hào)的使用。Xilinx FPGA中,主要通....
![Xilinx ISE14.7 LVDS的應(yīng)用](https://file1.elecfans.com/web2/M00/E1/E4/wKgZomY58jWAUBNbAAAxSgxBW_4570.png)
FPGA研發(fā)設(shè)計(jì)規(guī)范的簡(jiǎn)明探討
每個(gè)module應(yīng)存在于單獨(dú)的源文件中,源文件名應(yīng)與其所包含的模塊名相同。每個(gè)設(shè)計(jì)都應(yīng)該有一個(gè)完善的....
![FPGA研發(fā)設(shè)計(jì)規(guī)范的簡(jiǎn)明探討](https://file1.elecfans.com/web2/M00/DB/00/wKgZomYrI2GAKui0AAA8tZyk5CI358.png)
國(guó)產(chǎn)ARM + FPGA的CSI通信案例介紹
CSI總線是一項(xiàng)用于將圖像傳感器與處理器連接的并行通信接口,在工業(yè)自動(dòng)化、能源電力、智慧醫(yī)療等領(lǐng)域得....
![國(guó)產(chǎn)ARM + FPGA的CSI通信案例介紹](https://file1.elecfans.com/web2/M00/DB/DE/wKgaomYrIseAKfwgAAA0ONE4Mcs092.png)
簡(jiǎn)單聊一聊彩色轉(zhuǎn)灰度的算法
R、G、B 分別代表3個(gè)原色分量字節(jié),BGR就表示一個(gè)像素。為了看起來(lái)方便在每個(gè)像素之間插了個(gè)空格,....
![簡(jiǎn)單聊一聊彩色轉(zhuǎn)灰度的算法](https://file1.elecfans.com/web2/M00/CC/5D/wKgZomYghrWAQZD9AABJblnFVns913.png)
基于FIR濾波器的帶限白噪聲的設(shè)計(jì)方案實(shí)現(xiàn)
高斯噪聲:是一種隨機(jī)噪聲,其時(shí)域內(nèi)的信號(hào)幅度的統(tǒng)計(jì)規(guī)律服從高斯分布。
![基于FIR濾波器的帶限白噪聲的設(shè)計(jì)方案實(shí)現(xiàn)](https://file1.elecfans.com/web2/M00/C8/65/wKgaomYUlVKANiApAAA1dnkvvDg706.png)
如何實(shí)現(xiàn)一種基于FPGA的紅外線遙控系統(tǒng)設(shè)計(jì)呢?
紅外線(Infrared)是波長(zhǎng)介乎微波與可見(jiàn)光之間的電磁波,波長(zhǎng)在760納米(nm)至1毫米(mm....
![如何實(shí)現(xiàn)一種基于FPGA的紅外線遙控系統(tǒng)設(shè)計(jì)呢?](https://file1.elecfans.com/web2/M00/C5/E8/wKgZomYDkliAZ1YKAAAQ8YBrE7o224.png)
Matlab生成fir濾波器抽頭系數(shù)的流程
在Vivado調(diào)用fir濾波器時(shí),我們會(huì)遇到需要填充濾波器抽頭系數(shù)的問(wèn)題,手工計(jì)算又不現(xiàn)實(shí),所以在此....
![Matlab生成fir濾波器抽頭系數(shù)的流程](https://file1.elecfans.com/web2/M00/C6/84/wKgaomYA2HKASx4sAAAF2JXacP0277.png)
Vivado經(jīng)典案例:使用Simulink設(shè)計(jì)FIR濾波器
FIR(Finite Impulse Response)濾波器:有限長(zhǎng)單位沖激響應(yīng)濾波器,又稱(chēng)為非遞....
![Vivado經(jīng)典案例:使用Simulink設(shè)計(jì)FIR濾波器](https://file1.elecfans.com/web2/M00/C6/82/wKgaomYA0T-AcDvvAAAZ77SrOs8816.jpg)
如何實(shí)現(xiàn)基于FPGA的低成本安防雷達(dá)設(shè)計(jì)呢?
近年隨著無(wú)人機(jī)行業(yè)的興起,微型無(wú)人機(jī)被應(yīng)用于農(nóng)業(yè)生產(chǎn)、電力軌道巡線、搜救行動(dòng)、快遞運(yùn)輸和影視攝像等多....
![如何實(shí)現(xiàn)基于FPGA的低成本安防雷達(dá)設(shè)計(jì)呢?](https://file1.elecfans.com/web2/M00/C6/26/wKgaomX7q5eASioTAAAt3hZEbS0632.png)
最實(shí)用的Modelsim使用及仿真的基本步驟
后仿真也稱(chēng)為時(shí)序仿真或者布局布線后仿真,是指電路已經(jīng)映射到特定的工藝環(huán)境以后,綜合考慮電路的路徑延遲....
![最實(shí)用的Modelsim使用及仿真的基本步驟](https://file1.elecfans.com/web2/M00/C3/B3/wKgaomXnzjmAXho3AAAB0cD9rhk834.png)
優(yōu)秀的Verilog/FPGA開(kāi)源項(xiàng)目開(kāi)發(fā)-CAN通信篇
CAN總線有兩個(gè)ISO國(guó)際標(biāo)準(zhǔn):ISO11898 和 ISO11519。
![優(yōu)秀的Verilog/FPGA開(kāi)源項(xiàng)目開(kāi)發(fā)-CAN通信篇](https://file1.elecfans.com/web2/M00/C0/85/wKgZomXWpLOARvSQAAAd1wJeCkY972.png)
高級(jí)設(shè)計(jì):SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)
隨機(jī)訪問(wèn)存儲(chǔ)器(RAM)分為靜態(tài)RAM(SRAM)和動(dòng)態(tài)RAM(DRAM)。由于動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元的....
![高級(jí)設(shè)計(jì):SDR SDRAM驅(qū)動(dòng)設(shè)計(jì)](https://file1.elecfans.com/web2/M00/BD/5B/wKgZomWqKYmAHOUGAAA1j1oPd9Q843.png)
PCB設(shè)計(jì)(二):漢化及設(shè)計(jì)
器件庫(kù)的制作,也分為兩個(gè)部分,原理圖庫(kù)和封裝庫(kù)。原理圖庫(kù)是我們?cè)谠韴D中看到的圖示。封裝庫(kù)是我們器件....
![PCB設(shè)計(jì)(二):漢化及設(shè)計(jì)](https://file1.elecfans.com/web2/M00/BB/E9/wKgZomWeTTWAAB9dAAApxpyltvA339.png)
阿特·德吉亞斯變革集成電路設(shè)計(jì)
計(jì)算機(jī)歷史博物館2009年的口述歷史表明,他在那里開(kāi)發(fā)了用多路復(fù)用器設(shè)計(jì)邏輯的工具。他和一位設(shè)計(jì)師朋....
系統(tǒng)模塊SOM能否成為FPGA的未來(lái)形態(tài)?
我認(rèn)為FPGA的主要優(yōu)勢(shì)有很多,但我認(rèn)為排名前三的優(yōu)勢(shì)分別是:靈活的輸入/輸出,確定性,低時(shí)延。
基于FPGA的UART控制器設(shè)計(jì)
串口的出現(xiàn)是在1980年前后,數(shù)據(jù)傳輸率是115kbps~230kbps。串口出現(xiàn)的初期是為了實(shí)現(xiàn)連....
![基于FPGA的UART控制器設(shè)計(jì)](https://file1.elecfans.com/web2/M00/B4/2C/wKgZomVtJzOARASRAABDt9f0e9E744.png)
204B實(shí)戰(zhàn)應(yīng)用-LMK04821代碼詳解
通過(guò)閱讀LMK04821數(shù)據(jù)手冊(cè),我們可以從中知道,可以通過(guò)SPI協(xié)議對(duì)LMK04821進(jìn)行寄存器的....
![204B實(shí)戰(zhàn)應(yīng)用-LMK04821代碼詳解](https://file1.elecfans.com/web2/M00/AE/AF/wKgZomVKBriAadDWAAAa9UKyL1A493.png)
基于Corundum架構(gòu)的100G RDMA網(wǎng)卡設(shè)計(jì)
傳統(tǒng)TCP/IP技術(shù)處理數(shù)據(jù)包需通過(guò)操作系統(tǒng)和其他軟件層,導(dǎo)致數(shù)據(jù)在系統(tǒng)內(nèi)存、處理器緩存和網(wǎng)絡(luò)控制器....
![基于Corundum架構(gòu)的100G RDMA網(wǎng)卡設(shè)計(jì)](https://file1.elecfans.com/web2/M00/A9/F4/wKgaomU3MJ-AIJPlAAA_jpDsN-M482.png)