基于PVD 薄膜沉積工藝
PVD篇 PVD是通過濺射或蒸發(fā)靶材材料來產(chǎn)生金屬蒸汽，然后將金屬蒸汽冷凝在晶圓表面上的過程。應(yīng)用材....
各種CVD材料介紹
Producer Black Diamond 3 系統(tǒng)設(shè)計為可與 應(yīng)用材料公司的 Producer ....
中微公司推出12英寸薄膜沉積設(shè)備Preforma Uniflex? CW
作為中微公司自主研發(fā)的產(chǎn)出效率高且性能卓越的12英寸LPCVD設(shè)備，Preforma Uniflex....
晶圓鍵合類型介紹
這是一種晶圓鍵合方法，其中兩個表面之間的粘附是由于兩個表面的分子之間建立的化學(xué)鍵而發(fā)生的。
什么是Hybrid Bonding？Hybrid Bonding是銅銅鍵合嗎？
在Hybrid Bonding前，2D，2.5D及3D封裝都是采用焊錫球凸點(solder bump....
提高銅互連優(yōu)勢的方法
銅的替代品，如釕和鉬，可以集成使用雙鑲嵌。不過，它們可能更適合使用金屬蝕刻的減法方案，自從鋁互連的日....
TSV關(guān)鍵工藝設(shè)備及特點
TSV 是目前半導(dǎo)體制造業(yè)中最為先進(jìn)的技術(shù)之一，已經(jīng)應(yīng)用于很多產(chǎn)品生產(chǎn)。實現(xiàn)其制程的關(guān)鍵設(shè)備選擇與工....
DISCO：一家少被提及的半導(dǎo)體設(shè)備巨頭
在深入探討這些主題之前，讓我們簡要介紹一下公司的歷史以及他們獨特的文化。在專注于半導(dǎo)體之前，DISC....
DRAM制程分享
追求更小的 DRAM 單元尺寸（cell size)仍然很活躍并且正在進(jìn)行中。對于 D12 節(jié)點，....
DRAM的電容技術(shù)發(fā)展歷程
通過控制溫度來控制晶相，將非晶AlO、T相ZrO制作為新型介質(zhì)薄膜。因為主要貢獻(xiàn)點是EOT很低的新型....
3D NAND結(jié)構(gòu)給制造過程帶來的挑戰(zhàn)
擴大支撐列可以提供更好的結(jié)構(gòu)穩(wěn)定性，但會增加字線電阻，占用更多的空間。因此，在器件的結(jié)構(gòu)完整性允許的....
一文解讀DRAM的9大刻蝕技術(shù)
在將晶圓制成半導(dǎo)體的過程中需要采用數(shù)百項工程。其中，一項最重要的工藝是蝕刻（Etch）——即，在晶圓....
臺積電3nm FinFET工藝
最小 Lg 是溝道柵極控制的函數(shù)，例如從具有不受約束的溝道厚度的單柵極平面器件轉(zhuǎn)移到具有 3 個柵極....
臺積電：未來十年的CMOS器件技術(shù)
添加更多的柵極（例如在 FinFET 中），將使其中的溝道被限制在三個柵極之間，從而能夠?qū)?Lg 縮....
志橙半導(dǎo)體：半導(dǎo)體芯片設(shè)備提供核心部件-SiC涂層石墨基座
志橙半導(dǎo)體成立于2017年底，專注于為半導(dǎo)體芯片設(shè)備提供核心部件-SiC涂層石墨基座，據(jù)稱是國內(nèi)首家....
微導(dǎo)納米募集資金10億元將聚焦光伏、半導(dǎo)體兩大賽道
2019年、2020年和2021年，微導(dǎo)納米的營收分別為2．16億元、3．13億元和4．28億元；凈....
晶體管縮放：將FinFET擴展到5nm以上;啟用門全方位拐點
FinFET路線圖有三個重要的技術(shù)挑戰(zhàn)：翅片彎曲、高k金屬柵極（HKMG）和接口關(guān)鍵尺寸縮放以及源極....
海力士：引領(lǐng)High-k/Metal Gate工藝變革
柵極由絕緣膜(柵氧化層, gate oxide)和電極(柵電極, gate electrode)組成....
蔡司PROVE - 光掩膜量測解決方案
和晶圓制造工藝類似，圖形放置位置是光掩膜量測中相當(dāng)重要的一部份。完整的芯片設(shè)計不僅對每一層光掩膜的特....
工商網(wǎng)監(jiān)