美國麻省理工學(xué)院（MIT）的研究人員們最近利用“片上網(wǎng)絡(luò)” （NoC）技術(shù)，期望打造出一款具有快取一致性且能夠擴(kuò)展至任何核心數(shù)的多核心架構(gòu)。截至目前為止，研究人員們已經(jīng)開發(fā)出一款36核心的處理器晶片原型了。

　　MIT 開發(fā)的36核心原型采用類似“鋪磚”（tile）的實(shí)體布局，每一個(gè)tile中包含一顆核心以及一個(gè)路由器，用于將固定大小的訊息封包傳送到相鄰核心，最后傳送到目標(biāo)核心。為了維持快取一致性，MIT研究人員透過主網(wǎng)絡(luò)采用Snoopy協(xié)議的二級“影子”網(wǎng)格方式，從而實(shí)現(xiàn)更具擴(kuò)展性的架構(gòu)，此外，速度也比傳統(tǒng)分布式目錄快取一致性更快24%，比AMD的HyperTransport匯流排更快12%。

　　MIT連結(jié)32顆核心（tile）以及2個(gè)NoC，透過協(xié)議保持核心之間的快取一致性。

　　MIT 電子工程與計(jì)算機(jī)科學(xué)系教授Li-Shiuan Peh表示：“影子網(wǎng)絡(luò)是一種無需緩沖、免競爭的2D網(wǎng)格網(wǎng)絡(luò)，能夠保持Snoopy協(xié)議的一致性。它可確保所有的節(jié)點(diǎn)都知道將會到達(dá)主網(wǎng)絡(luò)的數(shù)據(jù)請求來源。所有的節(jié)點(diǎn)都將始終如一地執(zhí)行優(yōu)先排序──這對于Snoopy 協(xié)議的一致性至關(guān)重要。”

　　由于略過L2快取，發(fā)出的請求被傳送至主要網(wǎng)絡(luò)上。接著在影子網(wǎng)絡(luò)上發(fā)出一項(xiàng)通知給所有的核心告知來源核心的請求即將到達(dá)。由于采用單一位元傳送，來自其他核心所發(fā)出的通知可合并傳送，從而加速在影子網(wǎng)絡(luò)上的傳送速度。

　　目前針對多核心晶片的開發(fā)可采用多種不同的互連拓?fù)洹Ｒ话銇碚f，在8顆核心以下的晶片可直接使用匯流排輪流連接各核心。另一方面，MIT的36顆心處理器架構(gòu)采用晶片上網(wǎng)格網(wǎng)絡(luò)的方式，讓人聯(lián)想到英特爾（Intel）在2007年發(fā)表的Teraflop Research Chip（代號Polaris），它采用的就是相鄰晶片之間的直接互連方式，傳送至遠(yuǎn)端核心的資料同樣經(jīng)由核心之間逐次傳送的方式，直到到達(dá)目的為止。然而，英特爾的50核心Xeon Phi則改以多個(gè)高速路徑的方式分別傳送資料與位址，取代了網(wǎng)格網(wǎng)絡(luò)的傳送方式。

　　另一方面，MIT建議使用雙網(wǎng)格網(wǎng)絡(luò)──一個(gè)用于傳送資料，另一個(gè)則用于Snoop協(xié)議，以確保由一顆核心發(fā)出的數(shù)據(jù)請求是最新的。每顆核心都有其快取來保持經(jīng)常使用中的資料，只需偶而傳送回主記憶體以取得更新。Snoop協(xié)議采用二級影子網(wǎng)格以確保請求的資料來自于最近更新來源，以及指定優(yōu)先層級，讓每顆核心都能以正確的順序接收到所需的資料，從而執(zhí)行平行運(yùn)算。

　　在原型晶片通過功能驗(yàn)證后，包括Li-Shiuan Peh與Bhavya Daya等研究人員們還將以 Linux 平行版本展開SCORPIO協(xié)議測試。一旦經(jīng)驗(yàn)證可行，Li-Shiuan Peh計(jì)劃發(fā)布以Verilog硬件描述語言（HDL）編寫的晶片微架構(gòu)。