Q36：latch與register的區(qū)別,為什么現(xiàn)在多用register.行為級(jí)描述中l(wèi)atch如何產(chǎn)生的？

latch是電平觸發(fā)，register是邊沿觸發(fā)，register在同一時(shí)鐘邊沿觸發(fā)下動(dòng)作，符合同步電路的設(shè)計(jì)思想，而latch則屬于異步電路設(shè)計(jì)，往往會(huì)導(dǎo)致時(shí)序分析困難，不適當(dāng)?shù)膽?yīng)用latch則會(huì)大量浪費(fèi)芯片資源。

Q37：用D觸發(fā)器做個(gè)二分頻的電路？畫出邏輯電路？

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity two_de_fre is

port(clk: in std_logic;

reset:in std_logic;

clk_out: out std_logic) ;

end two_de_fre;

architecture Behavioral of two_de_fre is

signal sig_clk: std_logic;

begin

process(clk)

begin

if(reset = '1') then

sig_clk <= '0';

elsif(clk'event and clk = '1') then

sig_clk <= not sig_clk;

end if;

end process;

clk_out <= sig_clk;

end Behavioral;

顯示工程設(shè)計(jì)中一般不采用這樣的方式來設(shè)計(jì)，二分頻一般通過DCM來實(shí)現(xiàn)。通過DCM得到的分頻信號(hào)沒有相位差。

Q38：什么是狀態(tài)圖？

狀態(tài)圖是以幾何圖形的方式來描述時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)移規(guī)律以及輸出與輸入的關(guān)系。

Q39：用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器,15進(jìn)制的呢？

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity seven_counter is
port(reset:in std_logic;
clk: in std_logic;
counter_out std_logic_vector(2 downto 0));
end seven_counter;

architecture Behavioral of seven_counter is

signal sig_counter : std_logic_vector(2 downto 0);

begin

process(reset,clk)

begin

if(reset = '1') then

sig_count <= "101" ; --初值為5

elsif(clk'event and clk = '1') then

sig_count <= sig_count + 1;

end if;

end process;

counter_out <= sig_counter;

end Behavioral;

15進(jìn)制計(jì)數(shù)器設(shè)計(jì)只需將counter_out和sig_counter改為4位就行;

Q39：用VERILOG或VHDL寫一段代碼,實(shí)現(xiàn)消除一個(gè)glitch？

將傳輸過來的信號(hào)經(jīng)過兩級(jí)觸發(fā)器就可以消除毛刺。（這是我自己采用的方式：這種方式消除毛刺是需要滿足一定條件的，并不能保證一定可以消除）

Q40：sram,falsh memory,及dram的區(qū)別?

sram：靜態(tài)隨機(jī)存儲(chǔ)器，存取速度快，但容量小，掉電后數(shù)據(jù)會(huì)丟失，不像DRAM 需要不停的REFRESH，制造成本較高，通常用來作為快取(CACHE) 記憶體使用

flash：閃存，存取速度慢，容量大，掉電后數(shù)據(jù)不會(huì)丟失

dram：動(dòng)態(tài)隨機(jī)存儲(chǔ)器，必須不斷的重新的加強(qiáng)(REFRESHED) 電位差量，否則電位差將降低至無(wú)法有足夠的能量表現(xiàn)每一個(gè)記憶單位處于何種狀態(tài)。價(jià)格比sram便宜，但訪問速度較慢，耗電量較大，常用作計(jì)算機(jī)的內(nèi)存使用。

Q41：有四種復(fù)用方式，頻分多路復(fù)用，寫出另外三種？

四種復(fù)用方式：頻分多路復(fù)用（FDMA），時(shí)分多路復(fù)用（TDMA），碼分多路復(fù)用（CDMA），波分多路復(fù)用（WDM）

Q42：給出一個(gè)組合邏輯電路，要求分析邏輯功能。

所謂組合邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的關(guān)系，并指出電路的邏輯功能。
分析過程一般按下列步驟進(jìn)行：
1：根據(jù)給定的邏輯電路，從輸入端開始，逐級(jí)推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式。
2：根據(jù)輸出函數(shù)表達(dá)式列出真值表；
3：用文字概括處電路的邏輯功能；

Q43：如何防止亞穩(wěn)態(tài)？

1 降低系統(tǒng)時(shí)鐘頻率
2 用反應(yīng)更快的FF
3 引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播（可以采用前面說的加兩級(jí)觸發(fā)器）。
4 改善時(shí)鐘質(zhì)量，用邊沿變化快速的時(shí)鐘信號(hào)

Q44：描述反饋電路的概念，列舉他們的應(yīng)用。

反饋，就是在電路系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。
反饋的類型有：電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋。
負(fù)反饋的優(yōu)點(diǎn)：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用。
電壓負(fù)反饋的特點(diǎn)：電路的輸出電壓趨向于維持恒定。
電流負(fù)反饋的特點(diǎn)：電路的輸出電流趨向于維持恒定。

Q45：有源濾波器和無(wú)源濾波器的區(qū)別

無(wú)源濾波器：這種電路主要有無(wú)源元件R、L和C組成
有源濾波器：集成運(yùn)放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。
集成運(yùn)放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。

Q46：什么叫做OTP片、掩膜片，兩者的區(qū)別何在？

OTP means one time program，一次性編程
MTP means multi time program，多次性編程
OTP（One Time Program）是MCU的一種存儲(chǔ)器類型
MCU按其存儲(chǔ)器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類型。
MASKROM的MCU價(jià)格便宜，但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場(chǎng)合
FALSHROM的MCU程序可以反復(fù)擦寫，靈活性很強(qiáng)，但價(jià)格較高，適合對(duì)價(jià)格不敏感的應(yīng)用場(chǎng)合或做開發(fā)用途；
OTP ROM的MCU價(jià)格介于前兩者之間，同時(shí)又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應(yīng)用場(chǎng)合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。

Q47、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？

首先應(yīng)該確認(rèn)電源電壓是否正常。用電壓表測(cè)量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。
接下來就是檢查復(fù)位引腳電壓是否正常。分別測(cè)量按下復(fù)位按鈕和放開復(fù)位按鈕的電壓值，看是否正確。
然后再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應(yīng)該使用示波器探頭的“X10”檔。另一個(gè)辦法是測(cè)量復(fù)位狀態(tài)下的IO口電平，按住復(fù)位鍵不放，然后測(cè)量IO口（沒接外部上拉的P0口除外）的電壓，看是否是高電平，如果不是高電平，則多半是因?yàn)榫д駴]有起振。

另外還要注意的地方是，如果使用片內(nèi)ROM的話（大部分情況下如此，現(xiàn)在已經(jīng)很少有用外部擴(kuò)ROM的了），一定要將EA引腳拉高，否則會(huì)出現(xiàn)程序亂跑的情況。有時(shí)用仿真器可以，而燒入片子不行，往往是因?yàn)镋A引腳沒拉高的緣故（當(dāng)然，晶振沒起振也是原因只一）。經(jīng)過上面幾點(diǎn)的檢查，一般即可排除故障了。如果系統(tǒng)不穩(wěn)定的話，有時(shí)是因?yàn)殡娫礊V波不好導(dǎo)致的。在單片機(jī)的電源引腳跟地引腳之間接上一個(gè)0.1uF的電容會(huì)有所改善。如果電源沒有濾波電容的話，則需要再接一個(gè)更大濾波電容，例如220uF的。遇到系統(tǒng)不穩(wěn)定時(shí)，就可以并上電容試試（越靠近芯片越好）。

Q48：給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍

Delay < period - setup – hold

Q49：時(shí)鐘周期為T,觸發(fā)器D1的寄存器到輸出時(shí)間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件

T3setup>T+T2max,T3hold>T1min+T2min

Q50：阻塞式賦值和非組塞式賦值的區(qū)別？

非阻塞賦值：塊內(nèi)的賦值語(yǔ)句同時(shí)賦值，一般用在時(shí)序電路描述中。
阻塞賦值：完成該賦值語(yǔ)句后才能做下一句的操作，一般用在組合邏輯描述中。