摘要：介紹一種基于FPGA的 Down Scaler視頻系統設計。系統的核心部件采用Xilinx Kintex-7的板載XC7K325T 芯片，系統設計使用Vivado工具，包括使用Vivado HLS進行Down Scaler模塊設計。首先按照Vivado HLS的代碼規范進行Down Scaler模塊的Ｃ/Ｃ++代碼編寫，然后利用編譯工具生成RTL級代碼和綜合結果Down Scaler IP核，最后將Down Scaler IP核與TPG、VDMA等Xilinx視頻IP核互連，構建實時視頻系統。在滿足實時性要求和FPGA資源消耗要求的條件下，該設計實現了對Down Scaler視頻算法從PC端軟件處理方式向FPGA平臺硬件處理方式的移植。

引言
在電子設計自動化領域，高層次綜合工具變得越來越受歡迎，其能夠將Ｃ/Ｃ++、SystemC 、Matlab等高級語言的函數轉譯成RTL級的代碼，這一功能將數字電路設計的抽象層進一步提升。隨著嵌入式系統復雜程度的增加，高層次綜合工具開始深入電子系統尤其是嵌入式系統的設計流程。本文介紹一種基于Xilinx公司的高層次綜合工具Vivado HLS的Down Scaler視頻系統設計。

１高層次綜合概述
在過去20年，占主導地位的電子設計流程中，硬件設計人員需要手工完成從系統功能指標到RTL級代碼的所有工作。如今，這樣的設計流程開始變得困難，因為越來越多的功能可以被集成在一個芯片上，按照傳統的設計流程，開發人員獨自一人完成所有的功能變得越發困難，但因為設計功能的增多而增加設計團隊的人員數量，從經濟角度上看是不可行的，這意味著設計生產率必須有所提高。高層次綜合能夠通過從算法層到RTL層的自動化來提高設計生產率，從圖１（ｂ）中可以看到，應用高層次綜合，系統設計從功能指標到自動化設計流程開端的距離縮短了。

在設計流程中，應用高層次綜合工具能夠給設計工作帶來以下便利：首先，需要設計人員編寫的代碼量顯著減少，在縮短開發周期的同時降低了錯誤率。其次，在如今的產品開發過程中，驗證所需的時間往往超過設計的時間，使用高層次綜合工具能夠縮短驗證時間，在高層次綜合工具生成設計代碼的同時，還能夠同時生成測試平臺代碼，可以直接通過測試數據來驗證設計代碼是否正確。

２Down Scaler模塊設計
傳統的Down Scaler運算是在PC架構下進行的，以湯姆遜視頻網絡公司的產品 THVN VS7000為例，其中的 Down Scaler模塊是PC服務器中的一個C++應用程序，在進行運算處理前，視頻流的獲取通過一塊 Black Magic板卡來實現，其接收到的每一幀圖像的像素信息通過PCIe傳輸到PC服務器。服務器首先將像素信息存儲在３個不用的內存空間Ｙ、Ｕ、Ｖ，之后應用程序Down Scaler對這３個空間的像素信息進行運算處理。本文描述的設計目標是使用FPGA中的一個Down Scaler IP核實現對視頻流的“硬件處理”，代替傳統PC端的Down Scaler C++程序對圖像進行“軟件處理”的方案，從而取消完整幀像素信息Ｙ、Ｕ、Ｖ成分的預儲存步驟。

２．１　模塊參數要求
視頻的縮小比例為２／３，像素的相位數為２，根據相位數、亮度色度、水平豎直的不同情況，共計有８個濾波窗，每個濾波窗包含11個參數，由 Lanczos算法提前計算確定，“鏡像”處理針對圖像邊緣的５個像素點進行。

２．２　模塊設計關鍵點
２．２．１　計算單元
根據參數要求，Down Scaler模塊包括兩種BRAM計算單元，分別是Window和Linebuffer。 Window是一個一維存儲空間，用來存儲11個像素點，Linebuffer是一個二維存儲空間，用來存儲11行像素點。Linebuffer在每一個工作頻率上接收新的輸入像素，之前的像素在每一個工作頻率上向存儲空間的下方移動一個位置，即最新接收的像素點總是存儲在Linebuffer中的初始位置。當Linebuffer填滿后，Downscaling運算開始，即通過Window 存儲11個采樣像素，并對像素信息進行濾波運算。相比存儲一幀完整圖像后再進行運算的“軟件處理”方式，通過使用Linebuffer和Window作為“硬件處理”方式的存儲單元大幅降低了模塊對存儲空間的需求。“軟件處理”和“硬件處理”Down Scaler模塊的計算單元大小對比如表１所列。