使用WinPcap 自定義通信幀格式，實現(xiàn)一種PC 機與FPGA 之間雙向高速數(shù)據(jù)傳輸?shù)姆椒ǎ@過TCP 協(xié)議和IP 協(xié)議，只涉及到鏈路層和物理層，降低了FPGA 端的協(xié)議解析復(fù)雜度、減少拆包時間和時延，且突發(fā)速率達到1Gbit /s。

　　0 引言

　　近年來，F(xiàn)PGA（ Field Programable GateArray，現(xiàn)場可編輯門陣列） 在通信領(lǐng)域的應(yīng)用越來越廣泛，F(xiàn)PGA 運行速度快，容易實現(xiàn)大規(guī)模系統(tǒng)，內(nèi)部程序并行運行，但進行高精度復(fù)雜運算處理是FPGA 的劣勢，同時由于計算機具有強大的運算和處理能力，可以將高精度復(fù)雜運算由PC 機完成后再交由FPGA完成其他工作。千兆以太網(wǎng)作為一種高速以太網(wǎng)技術(shù)，仍采用了與10M 以太網(wǎng)相同的幀格式、幀結(jié)構(gòu)、網(wǎng)絡(luò)協(xié)議、全/半雙工工作方式、流控模式以及布線系統(tǒng)。利用千兆以太網(wǎng)，可以方便地構(gòu)建PC機與FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)。

　　1 總體設(shè)計

　　系統(tǒng)總體設(shè)計如圖1 所示，數(shù)據(jù)通過PC 機的網(wǎng)卡發(fā)送，利用千兆以太網(wǎng)作為傳輸媒介，傳輸至FPGA 端時首先通過SFP 光模塊進行電光轉(zhuǎn)換，然后到達FPGA 的Rocket－IO PHY 層，該層是高速的串行收發(fā)器，可對數(shù)據(jù)進行單工或雙工的收發(fā)。接收完成的數(shù)據(jù)被送至MAC 層進行地址解析與校驗，只有當(dāng)解析與校驗結(jié)果正確且FIFO 不滿時，數(shù)據(jù)才能被寫入FIFO。寫入FIFO 的數(shù)據(jù)可被后續(xù)的用戶邏輯進行相關(guān)的數(shù)據(jù)處理。

　　在PC 端，考慮到所傳輸數(shù)據(jù)具有較為固定的格式且傳輸速率很高，將不采用傳統(tǒng)的套接字服務(wù)（ SOCKET） ，改為在Winpcap 驅(qū)動基礎(chǔ)上構(gòu)造并發(fā)送或接收自定義的數(shù)據(jù)包格式。該數(shù)據(jù)包格式對傳統(tǒng)的以太網(wǎng)數(shù)據(jù)包格式進行大量簡化，繞過TCP 和IP 協(xié)議，只設(shè)計數(shù)據(jù)鏈路層與物理層，降低FPGA 端協(xié)議解析的復(fù)雜度，減少拆包時間與時延。

　　1．1 Winpcap 簡介

　　WinPcap 是應(yīng)用于Win32 平臺的數(shù)據(jù)包捕獲與網(wǎng)絡(luò)分析的一種體系結(jié)構(gòu)，為Win32 應(yīng)用程序提供訪問網(wǎng)絡(luò)底層的能力，其主要思想來源于Unix 系統(tǒng)中BSD 包捕獲構(gòu)架。WinPcap 主要由3 個模塊組成：

　　（ 1） NPF 包過濾器，數(shù)據(jù)包監(jiān)聽設(shè)備驅(qū)動程序，是架構(gòu)的核心，它工作在內(nèi)核級，主要功能是過濾數(shù)據(jù)包。它直接從數(shù)據(jù)鏈路層取得網(wǎng)絡(luò)數(shù)據(jù)包，不加修改地傳給運行在用戶層的應(yīng)用程序，也允許用戶發(fā)送原始數(shù)據(jù)包。

　　（ 2） Packet.dll 是低級的動態(tài)鏈接庫，運行在用戶級，把應(yīng)用程序和數(shù)據(jù)包監(jiān)聽設(shè)備驅(qū)動隔離開來，使得程序可以不加修改地在不同的Windows 系統(tǒng)上運行。通過Packet． dll 提供的能用來直接訪問BPF驅(qū)動程序的包驅(qū)動API，利用“raw”模式發(fā)送和接收包。不同Windows 系統(tǒng)上的Packet． dll 并不相同，但由于它提供了一套相同的調(diào)用接口，這樣使得高級系統(tǒng)無關(guān)庫不依賴于特定的Windows 平臺。

　　（ 3） Wpcap． dll 是高級系統(tǒng)無關(guān)庫，也工作在用戶級，它和應(yīng)用程序編譯在一起，并使用低級動態(tài)連接庫Packet． dll 提供的服務(wù)，向應(yīng)用程序提供完善的監(jiān)聽接口。

　　由于WinPcap 的主要功能在于獨立于主機協(xié)議（ 如TCP /IP） 來發(fā)送和接收原始數(shù)據(jù)包。即WinPcap 不能阻塞、過濾或者控制其他應(yīng)用程序數(shù)據(jù)包的發(fā)送，它僅僅只是監(jiān)聽共享網(wǎng)絡(luò)上傳送的數(shù)據(jù)包。利用WinPcap 驅(qū)動程序發(fā)出的數(shù)據(jù)包將不含有IP頭和TCP 頭，只含有MAC 地址和數(shù)據(jù)，簡化了硬件上的數(shù)據(jù)幀格式解析。

　　1． 2 自定義數(shù)據(jù)幀格式

　　以太網(wǎng)可以工作在10Mb /s，100Mb /s，1Gb /s等，同時它可以工作于多種傳輸媒體下，但是所有類型的以太網(wǎng)都有一個統(tǒng)一的幀結(jié)構(gòu)。前導(dǎo)碼（ 7 字節(jié)） 、幀起始定界符（ 1 字節(jié)） 、目的MAC 地址（ 6 字節(jié)） 、源MAC 地址（ 6 字節(jié)） 、類型/長度（ 2 字節(jié)） 、數(shù)據(jù)（ 46 ～ 1500 字節(jié)） 、幀校驗序列（ 4 字節(jié)） 。

　　如PC 機端使用普通的網(wǎng)口編程方法，會帶有IP 頭和TCP 頭等，給FPGA 端拆包、協(xié)議解析帶來復(fù)雜度。為此采用WinPcap 驅(qū)動編程，實現(xiàn)FPGA與PC 網(wǎng)口之間的自定義數(shù)據(jù)幀格式，使FPGA 端接收到得數(shù)據(jù)幀格式為類似802． 3 協(xié)議的以太網(wǎng)數(shù)據(jù)包格式，但不會含有IP 頭和TCP 頭等協(xié)議開銷，具體如表1 所示。

　　其中，控制標(biāo)志用于對FPGA 的寄存器進行設(shè)置控制; 校驗同標(biāo)準(zhǔn)100Base － T 幀的FCS 域，內(nèi)容為32bit 的CRC 檢驗值，檢驗范圍包括目的地址、源地址、控制、信息數(shù)據(jù)4 個字段。

　　對以太網(wǎng)進行CRC 運算的數(shù)據(jù)是并行輸入的，要根據(jù)PC 上（ Windows 操作系統(tǒng)環(huán)境） 數(shù)據(jù)的組織方式對余數(shù)進行調(diào)整，如果是Big Endian 的組織方式則將余數(shù)按位取反得到CRC 數(shù)據(jù)，如果是Little Endian 的數(shù)據(jù)組織方式則先要將余數(shù)進行位置互換，然后再按位取反。本設(shè)計中是Big Endian 的組織方式。

　　PC 端收發(fā)網(wǎng)口數(shù)據(jù)時，前導(dǎo)碼、界定符、幀校驗3 項由網(wǎng)卡自動處理。FPGA 端處理網(wǎng)口數(shù)據(jù)，則要按以上幀格式處理。

　　2 PC 機端軟件設(shè)計

　　在PC 端，軟件的編寫基于Winpcap 驅(qū)動程序。本設(shè)計中使用的是Winpcap3． 1 版本，在安裝好驅(qū)動程序WinPcap_3_1． exe 后，解壓縮WpdPack_3_1． zip文件至一自定義目錄，現(xiàn)假設(shè)為D： \ wpdpack_3 _1下，然后將其中l(wèi)ib 文件下的wpcap． lib 文件復(fù)制到所建的工程目錄下。

　　在VC2005 工程屬性下，打開C + + 選項，在附加包含目錄中，添加剛才WpdPack_3_1． zip解壓目錄路徑，現(xiàn)為d： \wpdpack_3_1 \WpdPack\Include; 在鏈接器選項中，在輸入的附加依賴項中添加wpcap． lib。然后，在需要調(diào)用winpcap 函數(shù)的CPP 文件的開頭，添加#include “ pcap． h”。數(shù)據(jù)包發(fā)送與接收流程如圖2 所示。

　　3 FPGA 硬件設(shè)計與實現(xiàn)

　　FPGA 硬件部分采用Xilinx 公司的V5 系列芯片，基于VHDL 硬件描述語言實現(xiàn)。V5 芯片內(nèi)嵌Tri-mode Ethernet Media Access Controller 硬核，該硬核與RocketIO 聯(lián)合可以1000Base－X （ 即1000Base－X PCS /PMA） 。

　　1000BASE-X 物理標(biāo)準(zhǔn)被定義為與一個光學(xué)結(jié)構(gòu)媒介相連接的物理子層。當(dāng)前存在的兩種常見方式： 1000BASE－LX 和1000BASE－SX（ 長波和短波激光） ，它們都可以通過將RocketIO 連續(xù)收發(fā)器與適當(dāng)?shù)腉BIC 或SFP 光學(xué)收發(fā)器相連來得到。本設(shè)計采用SFP 與RocketIO 相連接的方案，數(shù)據(jù)從PC 端網(wǎng)口通過千兆以太網(wǎng)送至SFP 光模塊，然后達到FPGA 的RocketIO 模塊。

　　RocketIO 是一種高速的串行收發(fā)器，采用兩對差分對來進行數(shù)據(jù)的發(fā)送和接收，可以實現(xiàn)兩個單工或一對全雙工的數(shù)據(jù)傳輸。RocketIO 包括PMA（ Physical Media Attachment，物理媒介適配層） 和PCS（ Physical Coding Sublayer，物理編碼子層） 兩個子層。其中，PMA 子層主要用于串行化和解串，PCS主要包括線路編碼和CRC 校驗編碼。

　　MAC 層首先完成源地址和目的地址的解析，并開始對自定義格式的數(shù)據(jù)幀中相關(guān)字段進行CRC校驗，若地址正確則輸出數(shù)據(jù)寫使能信號，數(shù)據(jù)加載至FIFO 模塊。只有當(dāng)寫使能被聲明且FIFO 不滿時，數(shù)據(jù)才從輸入bus（ DIN） 加載，同時寫應(yīng)答（ WR_ACK） 被聲明。

　　FPGA 接收時序如圖3 所示。

　　發(fā)送過程是接收過程的逆過程，按自定義的數(shù)據(jù)幀格式封裝數(shù)據(jù)，只是注意要將最后一個字節(jié)的數(shù)據(jù)校驗完后把余數(shù)位取反得到CRC 數(shù)據(jù)，這里不再贅述。

　　4 結(jié)束語

　　本設(shè)計用于一種脈沖雷達通信系統(tǒng)中，實現(xiàn)了PC 機和FPGA 之間的雙向高速數(shù)據(jù)傳輸，且突發(fā)速率達到1Gbit /s。由于采用了自定義的類似802．3協(xié)議的以太網(wǎng)數(shù)據(jù)包格式，有效降低了協(xié)議復(fù)雜度，且減少了分組包頭開銷和時延。