?

　　該IP核驗證平臺采用ALTERA Cyclone系列FPGA，型號為EP1C12Q240C8，提供超過30萬門系統資源和240k bit的內部高速FIFO， 以及內部兩個高速PLL，可以合成10M到200M的系統核心時鐘， 還提供36對高速LVDS差分接口，大規模應用經過QUARTUS設計工具優化后可以達到超過100MHz的系統工作頻率，滿足絕大多數用戶的應用，性價比很高。

　　IP核驗證平臺采用6層板PCB設計，使用獨立的外部時鐘同步芯片，可以為PCI及其它接口提供穩定的零延遲時鐘系統電路，滿足PCI總線的時鐘要求，使驗證平臺高速，穩定，可靠的工作。

?

　　S1500硬件驗證板照片

　　以下為IP核驗證平臺提供的IP核的詳細說明：

　　功能0 PCI 橋設備

　　完全VHDL、VERILOG源代碼設計提供，無時間限制;

　　支持PCI總線橋規范1.1協議;

　　支持PCI總線規范2.3協議;

　　即插即用，無需驅動，標準PCI橋功能;

　　支持PCI配置方式0，配置方式1;

　　支持PCI配置空間，IO空間，內存空間訪問;

　　支持PCI VGA設備和ISA橋功能;

　　支持PCI中斷和4個BUSMASTER(DMA)設備;

　　支持PCI 延遲傳送，RETRY重入功能;

　　內部PCI讀寫FIFO各為512字節，4個PCI讀寫請求隊列;

　　內部集成旋轉優先級仲裁結構，公平的PCI主設備優先級設置;

　　PCI突發方式，133M字節/秒數據峰值傳送;

　　功能1，2 16C950高速串口IP核設計

　　完全VHDL源代碼設計，標準接口模塊化設計，可以移植到非

　　PCI接口應用;

　　軟件兼容16C550串口，提供WINDOWS2000和XP驅動程序和

　　測試程序;

　　波特率范圍為300至115200，可以擴展至921600;

　　內部輸入輸出FIFO各512字節，滿足高速大容量串口通訊應用;

　　232方式全串口應用;

　　485自動翻轉信號輸出，控制7LB184自動收發切換;

　　可以外接光偶隔離;

　　占用700個宏單元，1萬5千門系統設計;

　　功能3 LPC接口功能

　　LPC接口IP核通過接口轉換，提供對外部LPC控制器的

　　控制，外部LPC設備芯片為WINBOND W83627/83627HF，提

　　供兩個串口，1個并口，1個軟驅接口，1個鍵盤接口，1個鼠標

　　接口及硬件電壓監控功能。

　　完全VHDL及VERILOG源代碼設計，無時間限制;

　　INTEL LPC規范1.1協議;

　　支持IO和中斷操作;

　　完全的LPC START、STOP操作規范;

　　最小化等待延遲操作;

　　狀態機協議自動恢復;

　　提供WINDOWS XP和2000驅動(因為系統無法對兩個LPC進

　　行操作，因為端口定義都是一樣的，所以采用轉換方式操作，避

　　免沖突);

　　占用400個宏單元，約1萬門系統設計;

　　功能4 PCI多功能通用主設備

　　通用32位外部總線接口，24位地址總線接口輸出，BUSMASTER

　　方式數據傳送，輸入輸出FIFO各為1K字節;

　　可以連接外部IO設備，如A/D，D/A等;

　　內部提供SDRAM參考設計，可以直接連接外部SDRAM和

　　FLASH等存儲設備;

　　最大提供64個輸入輸出GPIO;

　　AMCC S5933兼容寄存器和BUSMASTER工作方式;

　　可以為用戶定制IO接口連接外部設備;

　　占用600個宏單元，1萬5千門系統設計，外部接口頻率最大可

　　以達到80MHz,連接SDRAM可以達到66MHz工作頻率;

　　LVDS接口設計輸出;

　　功能5 PCI IDE接口

　　完全VHDL源代碼設計，標準模塊化設計，可以移植到

　　其他總線接口;

　　支持ATA-6協議;

　　標準PCI NATIVE方式PCI IDE接口;

　　BUSMASTER IDE接口支持;

　　標準PCI HOST方式，WINDOWS自帶驅動;

　　支持PIO 0，1，2，3和多字DMA 0、1、2方式;

　　支持UDMA33/66設計;(如果需要，請聯系技術支持)

　　建議使用80針排線，減小干擾;

　　外部22歐姆終結電阻，減小反射波干擾，匹配阻抗;

　　內部FIFO輸入輸出各512字節，可以根據客戶需求增加;

　　2200個宏單元設計，5.5萬門系統設計，33.33MHz工作頻率;