鎖相環 （phase locked loop），顧名思義，就是鎖定相位的環路。學過自動控制原理的人都知道，這是一種典型的反饋控制電路，利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位，實現輸出信號頻率對輸入信號頻率的自動跟蹤，一般用于閉環跟蹤電路。是無線電發射中使頻率較為穩定的一種方法，主要有VCO（壓控振蕩器）和PLL IC （鎖相環集成電路），壓控振蕩器給出一個信號，一部分作為輸出，另一部分通過分頻與PLL IC所產生的本振信號作相位比較，為了保持頻率不變，就要求相位差不發生改變，如果有相位差的變化，則PLL IC的電壓輸出端的電壓發生變化，去控制VCO，直到相位差恢復，達到鎖相的目的。能使受控振蕩器的頻率和相位均與輸入信號保持確定關系的閉環電子電路。

　　PLL（鎖相環）電路原理

　　在通信機等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩定度要高。無論多好的LC振蕩電路，其頻率的穩定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數字電路分頻以外，其頻率幾乎無法改變。如果采用PLL（鎖相環）（相位鎖栓回路，PhaseLockedLoop）技術，除了可以得到較廣的振蕩頻率范圍以外，其頻率的穩定度也很高。此一技術常使用于收音機，電視機的調諧電路上，以及CD唱盤上的電路。

　　PLL（鎖相環）電路的基本構成

　　PLL（鎖相環）電路的概要

　　圖1所示的為PLL（鎖相環）電路的基本方塊圖。此所使用的基準信號為穩定度很高的晶體振蕩電路信號。

　　此一電路的中心為相位此較器。相位比較器可以將基準信號與VCO （Voltage Controlled Oscillator……電壓控制振蕩器）的相位比較。如果此兩個信號之間有相位差存在時，便會產生相位誤差信號輸出。

　　（將VCO的振蕩頻率與基準頻率比較，利用反饋電路的控制，使兩者的頻率為一致。）

　　利用此一誤差信號，可以控制VCO的振蕩頻率，使VCO的相位與基準信號的相位（也即是頻率）成為一致。

　　PLL（鎖相環）可以使高頻率振蕩器的頻率與基準頻率的整數倍的頻率相一致。由于，基準振蕩器大多為使用晶體振蕩器，因此，高頻率振蕩器的頻率穩定度可以與晶體振蕩器相比美。

　　只要是基準頻率的整數倍，便可以得到各種頻率的輸出。

　　從圖1的PLL（鎖相環）基本構成中，可以知道其是由VCO，相位比較器，基準頻率振蕩器，回路濾波器所構成。在此，假設基準振蕩器的頻率為fr，VCO的頻率為fo。

　　在此一電路中，假設fr》fo時，也即是VC0的振蕩頻率fo比fr低時。此時的相位比較器的輸出PD會如圖2所示，產生正脈波信號，使VCO的振蕩器頻率提高。相反地，如果fr《fo時，會產生負脈波信號。

　　（此為利用脈波的邊緣做二個信號的比較。如果有相位差存在時，便會產生正或負的脈波輸出。）

　　此一PD脈波信號經過回路濾波器（LoopFilter）的積分，便可以得到直流電壓VR，可以控制VCO電路。

　　由于控制電壓vr的變化，VCO振蕩頻率會提高。結果使得fr=f。在f與f的相位成為一致時，PD端子會成為高阻抗狀態，使PLL（鎖相環）被鎖栓（Lock）。