為滿足用戶的多種設(shè)計(jì)需求，Altera公司日前正式發(fā)布其28nm器件全系列產(chǎn)品。該公司資深高端FPGA產(chǎn)品市場總監(jiān)David Greenfield表示，受益于與業(yè)界用戶的常年密切合作，Altera能夠深入理解從最大帶寬到最低功耗等多種應(yīng)用對性能、特性和功耗的特殊需求。因此，此次借助最新的Cyclone V和Arria V FPGA系列，加上較早發(fā)布的Stratix V FPGA和HardCopy V ASIC器件，Altera完全能夠滿足客戶的多種設(shè)計(jì)需求。

　　不同的設(shè)計(jì)哲學(xué)

　　與Altera采用高中低檔定制單元，突出多樣化策略不同的是，賽靈思(Xilinx)的28nm目標(biāo)設(shè)計(jì)平臺戰(zhàn)略則選擇了高性能低功耗的工藝技術(shù)，以及統(tǒng)一的、可擴(kuò)展的架構(gòu)。Xilinx亞太區(qū)市場及應(yīng)用總監(jiān)張宇清認(rèn)為，與標(biāo)準(zhǔn)的高性能工藝技術(shù)相比，高性能低功耗工藝技術(shù)使得FPGA的靜態(tài)功耗降低了50%，較低的靜態(tài)功耗可讓Xilinx向客戶交付業(yè)界功耗最低的FPGA，且比前代器件的總功耗減少50%。同時，新一代開發(fā)工具通過創(chuàng)新時鐘管理技術(shù)可額外將動態(tài)功耗再降低20%。

　　他特別強(qiáng)調(diào)說，統(tǒng)一的架構(gòu)可使賽靈思得以實(shí)現(xiàn)其“可插接IP”的愿景，從而幫助客戶保障其IP投資，并更方便地推出滿足多種終端市場需求的產(chǎn)品系列。可插接IP和架構(gòu)統(tǒng)一還能通過降低IP開發(fā)成本創(chuàng)建規(guī)模更大、響應(yīng)性更強(qiáng)的業(yè)界集群，最終支持賽靈思通過目標(biāo)設(shè)計(jì)平臺加速創(chuàng)新和降低開發(fā)成本的戰(zhàn)略。

　　Greenfield將此理解為兩家公司“在設(shè)計(jì)哲學(xué)上的不同取向”。他堅(jiān)持認(rèn)為，對于高端應(yīng)用而言，HP工藝在提升收發(fā)器性能方面的作用非常明顯;但對于中低端應(yīng)用來講，客戶可能更看重低成本和低功耗，往往只保留部分高性能的模塊，而其它的功能模塊則會遭到舍棄，所以Altera定制化策略留給客戶的創(chuàng)新余地是最大的。

　　針對競爭對手采用3D封裝和硅通孔(TSV)技術(shù)做出了容量最大的FPGA產(chǎn)品，Greenfield認(rèn)為多Die堆疊確實(shí)是一種全新的技術(shù)，Altera當(dāng)然不會坐視不理，目前正積極開發(fā)類似技術(shù)。“但這只是從技術(shù)角度的考慮，F(xiàn)PGA的競爭力并不完全取決于容量。”他補(bǔ)充說，“客戶只會選擇綜合性能最好的FPGA，即是否有足夠邏輯來實(shí)現(xiàn)所需的功能、Serdes的速度、存儲器的帶寬和功耗性能，多片互聯(lián)的結(jié)果通常是給客戶造成成本的上升和性能的下降。”

　　另外，可靠性和良率也是客戶選擇FPGA時的一個重要考慮因素。他評論說，我們的競爭對手用多個Die做出了容量最大的FPGA，但這樣做的可靠性還沒有得到業(yè)界的實(shí)際驗(yàn)證。而Altera制造高密度單die FPGA的可靠性很高，并且采用了冗余技術(shù)，再輔之以HP工藝、高性能收發(fā)器和系統(tǒng)硬核，能夠滿足不同客戶的需求。

　　Altera 28nm器件全家福

　　對于電機(jī)控制、顯示和軟件無線電等對低功耗和電路板空間要求較高的應(yīng)用，Altera Cyclone V FPGA系列提供12個工作速率最高達(dá)5Gbps的收發(fā)器、增強(qiáng)型PCIe Gen2 x1模塊、以及支持LPDDR2、移動DDR和DDR3外部存儲器的硬核存儲器控制器，并將總功耗降低了40%。

　　Arria V FPGA系列則針對需要在成本、低功耗和高性能上達(dá)到平衡的應(yīng)用，例如遠(yuǎn)程射頻單元、演播合成器和10G/40G線路卡。其收發(fā)器工作速率可達(dá)10Gbps，支持DDR3外部存儲器的硬核存儲器控制器，以及含有精度可變DSP模塊的高效脈動有限沖擊響應(yīng)(FIR)濾波器。

　　高端應(yīng)用方面，Altera擴(kuò)展了Stratix V系列的功能，以支持高級LTE基站、高端RF卡和軍用雷達(dá)等不斷增長的市場需求。Stratix V GX FPGA的收發(fā)器最大數(shù)據(jù)速率增加到了14.1 Gbps，以支持新出現(xiàn)的高速協(xié)議，包括FiberChannel 1600等。而且，Stratix V GX FPGA在單芯片中密度提高到了110萬邏輯單元(LE)，進(jìn)一步幫助用戶提高集成度。

　　為了增強(qiáng)在NRE、低風(fēng)險收發(fā)器ASIC上的產(chǎn)品性能，Altera此次還提高HardCopy V ASIC的收發(fā)器、I/O和內(nèi)核邏輯性能;邏輯和存儲器集成度也進(jìn)一步得到了提高。通過這些新功能，HardCopy V ASIC現(xiàn)在能夠支持需要低功耗、低成本、產(chǎn)品要求提高抗單事件干擾(SEU)能力的多種應(yīng)用。

　　通過在收發(fā)器技術(shù)、體系結(jié)構(gòu)、IP集成以及工藝技術(shù)等方面進(jìn)行調(diào)整，新產(chǎn)品為客戶的高中低端設(shè)計(jì)提供了具有不同優(yōu)勢的多樣化匹配：

　　·收發(fā)器——28nm器件支持速率從600 Mbps到28Gbps的收發(fā)器，并在其性能范圍內(nèi)進(jìn)行了再優(yōu)化;

　　·產(chǎn)品體系結(jié)構(gòu)——在性能和效率上進(jìn)行了優(yōu)化的片內(nèi)存儲器;硬核和軟核存儲器控制器，支持所需的應(yīng)用帶寬功耗和成本需求;在性能上進(jìn)行了優(yōu)化的高端、中端和低成本I/O。

　　·IP集成——為滿足用戶的成本、功耗和性能需求，Altera增強(qiáng)了多種系統(tǒng)級IP。例如PCIe Gen2 x1和x4、PCIe Gen3 x8、Interlaken、40G/100G和100 Gigabit以太網(wǎng)(100GbE)。

　　·工藝技術(shù)——Altera在高端產(chǎn)品系列(Stratix V FPGA)和HardCopy V ASIC上采用了TSMC 28nm高性能(28HP)工藝技術(shù)，在低成本(Cyclone V FPGA)和中端(Arria V FPGA)系列產(chǎn)品上采用了TSMC的28-nm低功耗(28LP)工藝技術(shù)。

?

　　Altera 28nm系列產(chǎn)品的工藝選擇

　　同時，為了滿足用戶對提高設(shè)計(jì)效能的需求，Altera 28nm器件系列將由Quartus II開發(fā)軟件提供支持，新的Qsys系統(tǒng)級集成工具簡化了IP集成，可以使用業(yè)界多種嵌入式處理器，包括增強(qiáng)ARM Cortex-A9 MPCore。