Altera將在8月16號至10月30號中國區(qū)的9個(gè)城市舉辦免費(fèi)的2012 DSP技術(shù)研討會。通過以下主題學(xué)習(xí)面向Altera FPGA的專用數(shù)字信號處理（DSP）設(shè)計(jì)方法。了解DSP Builder中基于模型的設(shè)計(jì)流程以及
2012-08-15 11:48:19
842 Altera公司今天在2013年安博會上宣布動(dòng)視元采用Altera基于FPGA的最新視頻分析成功推出首個(gè)基于FPGA的智能交通視頻分析解決方案，較之傳統(tǒng)工控機(jī)或DSP的解決方案，基于FPGA的視頻分析可極大提高偵測率和節(jié)省成本...
2013-10-29 18:13:441140 卷積是一種線性運(yùn)算,其本質(zhì)是滑動(dòng)平均思想,廣泛應(yīng)用于圖像濾波。而隨著人工智能及深度學(xué)習(xí)的發(fā)展，卷積也在神經(jīng)網(wǎng)絡(luò)中發(fā)揮重要的作用，如卷積神經(jīng)網(wǎng)絡(luò)。本參考設(shè)計(jì)主要介紹如何基于INTEL 硬浮點(diǎn)的DSP
2018-07-23 09:09:457321 
及浮點(diǎn)性能，從而使用戶不僅能整合多個(gè) DSP 以縮小板級空間并降低成本，同時(shí)還能減少整體的功耗要求。，充分滿足移動(dòng)網(wǎng)絡(luò)領(lǐng)域?qū)νǖ烂芏燃案哔|(zhì)量媒體服務(wù)日益增長的需求。 2) DSP 部分支持2個(gè)
2015-09-17 14:38:59
基于TI DSP TMS320C6678、Altera FPGA的CPCI處理卡1、板卡概述 本板卡由我公司自主研發(fā)，基于CPCI架構(gòu)，符合CPCI2.0標(biāo)準(zhǔn)，采用兩片TI DSP
2015-09-11 16:55:46
DSP模塊、高性能浮點(diǎn)DSP功能的FPGA，也是目前發(fā)售的唯一具有硬核PCI Express (PCIe ) Gen3 x8 IP模塊和28-Gbps收發(fā)器的FPGA。 Altera公司產(chǎn)品和企業(yè)
2012-05-14 12:38:53
DSP算法應(yīng)用及設(shè)計(jì)
2013-08-14 16:50:36
DSP算法的驗(yàn)證與模擬一個(gè)實(shí)際的DSP處理系統(tǒng)必然要使用各種算法,要求DSP系統(tǒng)設(shè)計(jì)者在選擇某種算法前就精通各種算法的細(xì)節(jié)是不現(xiàn)實(shí)的。DSP處理系統(tǒng)所選用的算法無非是各種通用算法的組合和改進(jìn)。革命性
2011-07-16 14:28:11
DSP自動(dòng)加載過程及程序燒寫的簡化設(shè)計(jì)
2021-04-02 07:26:05
專業(yè)浮點(diǎn)DSP,其它場合采用定點(diǎn)DSP就足夠了。在實(shí)際應(yīng)用中,采用塊浮點(diǎn)方法能有效提高定點(diǎn)DSP的處理精度。5. 成本要求。在軍事和航天用途中,為了高性能、高可靠性和留有發(fā)展余地,往往盡量采用高性能
2011-07-16 14:27:02
和低成本是其主要的特點(diǎn)。而TMS320C3X/C4X/C67X屬于浮點(diǎn)DSP芯片，運(yùn)算精度高，用C語言編程方便，開發(fā)周期短，但同時(shí)其價(jià)格和功耗也相對較高。 DSP應(yīng)用系統(tǒng)的運(yùn)算量是確定選用處理能力為
2016-12-16 19:28:54
DSP重要的不是會編程，而是算法的研究（Matlab/Simulnk仿真就不必多說了），光會編程是沒有用處的，也只是個(gè)程序員而已，還不如你現(xiàn)在的工作。學(xué)FPGA我是從夏宇聞老師編寫的《verilog
2012-03-01 13:55:18
項(xiàng)目的需要時(shí)這樣的：每秒輸入dsp 25幀130像素的圖像，需要對圖像進(jìn)行增強(qiáng)、線性濾波、直方圖處理、圖像分割等簡單的操作，另外還需要進(jìn)行一些浮點(diǎn)運(yùn)算想問問各位大神，主頻為300MHZ，運(yùn)算速度為
2019-01-15 11:25:55
驅(qū)動(dòng)程序，用于與DBM10芯片進(jìn)行通信。SoC還具有跨平臺工具鏈，該工具鏈支持所有常用的人工智能（AI）和機(jī)器學(xué)習(xí)（ML）框架，以簡化算法部署。工程師可以開發(fā)，訓(xùn)練和測試算法；接下來，他們可以將其保存為標(biāo)準(zhǔn)
2021-03-03 10:46:14
最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號處理器不同， FPGA能夠支持浮點(diǎn)和定點(diǎn)混合工作的 DSP數(shù)據(jù)通路，實(shí)現(xiàn)的性能超過
2019-08-13 06:42:48
FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)，DSP算法是很多工程師在設(shè)計(jì)過程中都會遇到的問題，本文將從FPGA設(shè)計(jì)的角度來講解浮點(diǎn)DSP算法的實(shí)現(xiàn)。FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)是賽靈思工程師最新力作，資料不可多得，大家珍惜啊1FPGA設(shè)計(jì)之浮點(diǎn)DSP算法實(shí)現(xiàn)[hide][/hide]
2012-03-01 15:23:56
你好！ 按規(guī)格書上說，現(xiàn)在的M4內(nèi)帶有DSP。 我在程序的初始化的時(shí)候，利用ROM_FPULazyStackingEnable();使能了浮點(diǎn)運(yùn)算，那么如果我在做些浮點(diǎn)或是整形的運(yùn)算，或是一些算法的時(shí)候，M4 自己會用DSP做運(yùn)算，還是需要人為干預(yù)？還是有庫可用？ 謝謝。
2018-08-16 07:49:39
解sRIO在復(fù)雜系統(tǒng)拓?fù)渲械淖饔檬鞘裁矗縈SGQ模塊包括哪些部分？MSGQ模塊是如何簡化復(fù)雜的DSP設(shè)計(jì)的？
2021-08-06 07:31:43
TI科學(xué)家談浮點(diǎn)DSP未來發(fā)展 自十多年前浮點(diǎn)數(shù)字信號處理器(DSP)誕生以來，便為實(shí)時(shí)信號處理提供了算術(shù)上更為先進(jìn)的備選方案。不過，定點(diǎn)器件至今仍是業(yè)界的主流--當(dāng)然低成本是主要原因。定點(diǎn)DSP每
2009-11-03 15:18:49
ccs軟件可以在定點(diǎn)dsp平臺開發(fā)浮點(diǎn)運(yùn)算嗎
2012-10-07 21:54:47
函數(shù)執(zhí)行時(shí)間測試 42.3 FIR濾波函數(shù)執(zhí)行時(shí)間測試 42.4 復(fù)數(shù)FFT函數(shù)執(zhí)行時(shí)間測試(單精度浮點(diǎn)) 42.5 復(fù)數(shù)FFT函數(shù)執(zhí)行時(shí)間測試(基2算法Q31) 42.6 復(fù)數(shù)FFT函數(shù)執(zhí)行時(shí)間測試(基2
2015-07-17 11:26:02
第7章DSP定點(diǎn)數(shù)和浮點(diǎn)數(shù)（重要） 本期教程主要跟大家講解一下定點(diǎn)數(shù)和浮點(diǎn)數(shù)的基礎(chǔ)知識，了解這些基礎(chǔ)知識對于后面學(xué)習(xí)ARM官方的DSP庫大有裨益。特別是初學(xué)的一定要理解這些基礎(chǔ)知識。 7.1 定點(diǎn)數(shù)和浮點(diǎn)數(shù)概念 7.2 IEEE浮點(diǎn)數(shù) 7.3 定點(diǎn)數(shù)運(yùn)算 7.4 總結(jié)
2015-06-03 11:47:44
今天測試一下EdgeBoard的浮點(diǎn)運(yùn)算能力（在Linux下），測試的程序比較容易，運(yùn)行基2 FFT算法，折合成 百萬次浮點(diǎn)運(yùn)算/每秒 的運(yùn)算速度來衡量。 運(yùn)行程序，結(jié)果如下： 下面是各類處理器
2021-04-29 12:12:20
恢復(fù)積分校正環(huán)節(jié)，以便消除系統(tǒng)的穩(wěn)態(tài)誤差，保證伺服電機(jī)位置控制的精度。3 實(shí)驗(yàn)結(jié)果DSP+ARM雙核控制器硬件電路經(jīng)過測試可用，并在控制器上實(shí)現(xiàn)了相關(guān)控制算法，驗(yàn)證了算法的可行性,系統(tǒng)響應(yīng)速度快，穩(wěn)態(tài)
2021-11-23 07:00:00
日前，Altera發(fā)布新系列Cyclone IV FPGA ，延續(xù)其收發(fā)器技術(shù)的領(lǐng)先優(yōu)勢。當(dāng)前移動(dòng)視頻、語音和數(shù)據(jù)訪問以及高質(zhì)量3D圖像對低成本帶寬需求與日俱增，與此同時(shí)，終端產(chǎn)品市場，如智能電話等
2019-07-31 06:59:45
，因此第（3）步和第（2）步基本是同一步驟了。而采用Host Instrinsics則可以將第一步也簡化，直接調(diào)用對應(yīng)DSP的c函數(shù)，在PC上則生成PC的代碼，在DSP上則生成DSP的代碼。TI提供的c_intrinsics_host_port在PC上模擬C6000的DSP浮點(diǎn)指令，可以自由下載。測試程序的結(jié)果均為pass。
2016-12-26 15:07:00
在定點(diǎn)DSP系統(tǒng)中可否實(shí)現(xiàn)浮點(diǎn)運(yùn)算？當(dāng)然可以，因?yàn)?b class="flag-6" style="color: red">DSP都可以用C,只要是可以使用c語言的場合都可以實(shí)現(xiàn)浮點(diǎn)運(yùn)算。
2009-04-07 09:06:17
一.簡介上篇博主已經(jīng)給大家分享了Qualcomm 平臺DSP算法集成的架構(gòu)和算法原理及其實(shí)現(xiàn)的功能，今天我們進(jìn)一步分享Qualcomm 通用平臺系列的算法集成的實(shí)際案例。圖1 DSP簡介二.算法集成
2018-09-25 15:41:21
一.Hexagon DSP簡介DSP( 數(shù)字信號處理器 ):DSP 即數(shù)字信號處理器，是手機(jī)芯片里一個(gè)專門負(fù)責(zé)處理數(shù)字信號運(yùn)算的微處理器。主要應(yīng)用在實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號處理算法。圖1
2018-09-25 15:44:10
簡化DSP48E1片操作
2021-01-27 07:13:57
）。因此，在嘗試PIC32MZ（有點(diǎn)貴的啟動(dòng)器套件加上用于啟動(dòng)器套件擴(kuò)展板的適配器板）之前，我想優(yōu)化代碼，其中許多操作可以在DSP單元中進(jìn)行，并且我查看了微芯片DSP和浮點(diǎn)庫，但是DSP功能ons被聲明
2019-09-16 10:15:23
在定點(diǎn)DSP系統(tǒng)中可否實(shí)現(xiàn)浮點(diǎn)運(yùn)算？
2019-09-25 05:55:21
在定點(diǎn)DSP系統(tǒng)中可否實(shí)現(xiàn)浮點(diǎn)運(yùn)算？
2019-09-26 05:55:42
開發(fā)平臺：DM8127+ipnc-rdk3.5
現(xiàn)在想建立dsp處理算法，但是ipnc中的demo沒有dsp相關(guān)的例程，請問如何建立dsp算法link？
2018-05-28 13:45:50
、改進(jìn)、替換和維護(hù)成本來衡量)，您會發(fā)現(xiàn)Altera FPGA 是分立MCU/DSP/ASSP 產(chǎn)品靈活的競爭方案。引言工業(yè)自動(dòng)化和過程控制生產(chǎn)商一直面臨持續(xù)的全球競爭和經(jīng)濟(jì)壓力，商業(yè)模式和利潤不斷受到
2013-11-13 11:17:35
最近在安裝DSP Builder11.0+Matlab2011a+Quratus II 11.0安裝完成后沒有找到Altera DSP Builder Blockset；求大神指教。
2015-06-04 16:01:12
中都能正確的實(shí)現(xiàn)，為什么在CCS3.3硬件仿真過程中實(shí)現(xiàn)不了？本人用的DSP5509，是定點(diǎn)DSP，但是函數(shù)中用到了浮點(diǎn)數(shù)，不知道是不是這個(gè)原因。但如果是這個(gè)原因，為什么在下面的測試函數(shù)里可以得到正確
2013-10-03 13:13:47
為什么很多嵌入式算法 都將浮點(diǎn)數(shù)轉(zhuǎn)化為無符號整形，再進(jìn)行運(yùn)算，有些DSP自帶浮點(diǎn)運(yùn)算庫的，但還是這樣轉(zhuǎn)換，本人初到，接觸了一部分歷程，有TI提供的，有大牛自己寫的，感覺對IQmath不熟悉，但知道
2017-04-26 20:07:55
最新做高精度的控制算法，需要做比較高階的數(shù)字濾波器，用的是2812，計(jì)算浮點(diǎn)數(shù)乘法非常的慢，關(guān)鍵是只能計(jì)算32位的浮點(diǎn)數(shù)乘法，造成數(shù)字濾波器的特性都和原來的設(shè)計(jì)有偏差。大家推薦一款可計(jì)算64位浮點(diǎn)數(shù)（double）的DSP吧。
2015-12-15 21:04:41
近來，Altera公司推出業(yè)界首款浮點(diǎn)FPGA，它集成了硬核IEEE754兼容浮點(diǎn)運(yùn)算功能，提高了DSP性能、設(shè)計(jì)人員的效能和邏輯效率。據(jù)悉，硬核浮點(diǎn)DSP模塊集成在
2019-07-03 07:56:05
你好，
我想在dsp里做一個(gè)音頻降噪處理的算法，剛查看了一下adau1452的性能是極好的，我想進(jìn)一步了解一下這款芯片。
請問adau1452支持浮點(diǎn)運(yùn)算嗎？你們提供的例程有沒有關(guān)于降噪的？我自己寫的算法代碼是c語言的就可以了吧？
或者說只做降噪處理的（算法有點(diǎn)復(fù)雜）有沒有什么更好的dsp推薦？
謝謝
2023-11-29 07:58:31
你好，我想在dsp里做一個(gè)音頻降噪處理的算法，剛查看了一下adau1452的性能是最好的，我想進(jìn)一步了解一下這款芯片。請問adau1452支持浮點(diǎn)運(yùn)算嗎？你們提供的例程有沒有關(guān)于降噪的？我自己寫的算法代碼是c語言的就可以了吧？或者說只做降噪處理的（算法有點(diǎn)復(fù)雜）有沒有什么更好的dsp推薦？謝謝
2018-09-25 11:23:38
現(xiàn)想將controlsuite里面的28035的工程，移植到自己的28069板子上，請問怎樣從定點(diǎn)DSP工程移植到浮點(diǎn)DSP，應(yīng)該怎樣轉(zhuǎn)換，怎樣處理定點(diǎn)DSP里的Q value，像下面這樣的語句，應(yīng)該怎么移植呢，謝謝_IQ(0.004)_IQtoIQ15(0.5)
2020-05-08 09:12:32
由于我后面的課題需要涉及較多的浮點(diǎn)運(yùn)算，只熟悉f103，它不帶FPU，所以軟件浮點(diǎn)算法就顯得很重要了。這幾天在做些小研究和測試。今天又仔細(xì)研讀了譚浩強(qiáng)的C語言書的數(shù)據(jù)類型章節(jié)，上面有說到c編譯系統(tǒng)總
2021-08-04 06:17:25
浮點(diǎn)是最優(yōu)選的數(shù)據(jù)類型，可確保算法建模和仿真的高精度計(jì)算。傳統(tǒng)上，當(dāng)您想要將這種浮點(diǎn)算法部署到FPGA或ASIC硬件時(shí)，您唯一的選擇是將算法中的每種數(shù)據(jù)類型轉(zhuǎn)換為定點(diǎn)，以節(jié)省硬件資源并加快計(jì)算速度
2018-09-11 21:59:16
Altera公司用FPGA做DSP算法的工具
2006-03-25 13:46:45
39 DSP算法程序
2006-03-26 14:15:0685
DSP的浮點(diǎn)運(yùn)算方法
2008-01-16 09:25:054 定點(diǎn)dsp浮點(diǎn)運(yùn)算的多媒體視頻教程:
2008-01-24 09:14:2150 定點(diǎn)DSP芯片TMS320F2812實(shí)現(xiàn)快速算法應(yīng)用:摘要：論述了以DSP 芯片TMS320F2812 為核心的一種測量儀器的組成原理、設(shè)計(jì)思想以及快速定點(diǎn)算法的實(shí)現(xiàn)方法，同時(shí)對定點(diǎn)和浮點(diǎn)算法結(jié)果進(jìn)
2008-10-30 16:15:3119 針對傳統(tǒng)網(wǎng)格簡化算法在對邊界頂點(diǎn)和邊界邊、累進(jìn)網(wǎng)格二義性以及網(wǎng)格拓?fù)潢P(guān)系有效保持等的處理所存在的不足進(jìn)行了相應(yīng)的改進(jìn)，改進(jìn)的網(wǎng)格簡化算法能有效保持網(wǎng)格模型的形
2009-04-14 08:41:2011
介紹了用VHDL 語言在硬件芯片上實(shí)現(xiàn)浮點(diǎn)加/ 減法、浮點(diǎn)乘法運(yùn)算的方法,并以Altera
公司的FLEX10K系列產(chǎn)品為硬件平臺,以Maxplus II 為軟件工具,實(shí)現(xiàn)了6 點(diǎn)實(shí)序列浮點(diǎn)加/ 減法
2009-07-28 14:06:1385 本文提出了基于TMS320C2XX 定點(diǎn)DSP 的浮點(diǎn)開平方算法，給出了實(shí)現(xiàn)方法及程序清單。實(shí)踐證明該方法具有精度高、運(yùn)算速度快、程序簡單等特點(diǎn)。以美國 TI 公司的TMS320C2XX 為代
2009-07-31 08:11:4342 新型應(yīng)用受益于浮點(diǎn)DSP的高精度:自十多年前浮點(diǎn)數(shù)字信號處理器 (DSP) 推出以來，就為實(shí)時(shí)信號處理提供了算術(shù)上更為先進(jìn)的備選方案。然而，定點(diǎn)器件至今仍是業(yè)界的支柱，當(dāng)然成
2009-09-25 10:43:014 簡化Xilinx和Altera FPGA調(diào)試過程:通過FPGAViewTM 解決方案，如混合信號示波器(MSO)和邏輯分析儀，您可以在Xilinx 和Altera FPGA 內(nèi)部迅速移動(dòng)探點(diǎn)，而無需重新編譯設(shè)計(jì)方案。能夠把內(nèi)部FPGA
2009-11-20 17:46:2626 在基于浮點(diǎn)DSP 的實(shí)時(shí)運(yùn)算中，求平方根算法占用了大量的運(yùn)算時(shí)間，成為運(yùn)算中的瓶頸之一。本文提出一種基于二進(jìn)制浮點(diǎn)數(shù)結(jié)構(gòu)和查表法結(jié)合的快速求浮點(diǎn)數(shù)平方根方法。理論
2009-12-18 16:43:1534 基于浮點(diǎn)編碼遺傳算法的H二控制器設(shè)計(jì):本文研究了利用浮點(diǎn)編碼的遺傳算法的H-控制器的設(shè)計(jì)方法。文中對于利用遺傳算法尋優(yōu)的幾個(gè)難點(diǎn):如容許空間的確定、適應(yīng)值函數(shù)的選取
2010-01-12 16:59:439 針對如何靈活應(yīng)用高性能32/64位浮點(diǎn)DSP TMS320C672x提供的性能優(yōu)良的外部存儲器接口（EMIF），分析了EMIF的特點(diǎn)和使用技巧，以TMS320C6722B型 DSP為例，設(shè)計(jì)了EMIF與外部HY57V281620A型ＳＤＲ
2010-12-11 15:36:5220 助力航空和軍事應(yīng)用，Altera與Mentor Graphics在DO-254上展開合作
越來越多的航空和軍事應(yīng)用需要通過DO-254認(rèn)證的組件，對此，Altera公司和Mentor Graphics公司日前宣布，雙方展開合
2008-08-23 15:14:45399 TMS320VC33 高性能浮點(diǎn)DSP芯片
TMS320VC33是美國TI公司新推出的TMS320C3X系列新一代浮點(diǎn)式數(shù)字信號處理器。它以高速、低功耗、低成本、易于開發(fā)為顯著特
2009-12-08 14:33:276467 
浮點(diǎn)DSP,浮點(diǎn)DSP是什么意思
浮點(diǎn)DSP可以完成整數(shù)和實(shí)數(shù)運(yùn)算，它的數(shù)據(jù)格式分為階碼和尾數(shù)（有一位可以設(shè)為符號位）。通常浮點(diǎn)DSP的
2010-03-26 14:57:012269 Altera公司日前演示了使用FPGA的浮點(diǎn)DSP新設(shè)計(jì)流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計(jì)工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計(jì)技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行
2011-09-15 08:48:58898 Altera公司日前演示了使用FPGA的浮點(diǎn)DSP新設(shè)計(jì)流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計(jì)工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。
2011-09-15 09:07:10613 WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
2012-01-26 18:03:0525 Altera Stratix25DSP在DSP設(shè)計(jì)實(shí)驗(yàn)教學(xué)中的應(yīng)用
2012-08-15 16:30:4428 電子發(fā)燒友網(wǎng)核心提示 ：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證
2012-10-31 09:24:4731 STM32F4的浮點(diǎn) DSP 運(yùn)算效率不高
2015-12-07 17:55:140 程序設(shè)計(jì)、尋址方式、COFF結(jié)構(gòu)和DSP芯片特殊功能的編程；根據(jù)實(shí)際應(yīng)用討論了常用算法，最后介紹了兩種實(shí)驗(yàn)系統(tǒng)，即基TMS320VC33、TMS320C6722的浮點(diǎn)實(shí)驗(yàn)系統(tǒng)。
2016-04-26 10:53:092 程序設(shè)計(jì)、尋址方式、COFF結(jié)構(gòu)和DSP芯片特殊功能的編程；根據(jù)實(shí)際應(yīng)用討論了常用算法，最后介紹了兩種實(shí)驗(yàn)系統(tǒng)，即基TMS320VC33、TMS320C6722的浮點(diǎn)實(shí)驗(yàn)系統(tǒng)。
2016-04-26 10:53:092 程序設(shè)計(jì)、尋址方式、COFF結(jié)構(gòu)和DSP芯片特殊功能的編程；根據(jù)實(shí)際應(yīng)用討論了常用算法，最后介紹了兩種實(shí)驗(yàn)系統(tǒng)，即基TMS320VC33、TMS320C6722的浮點(diǎn)實(shí)驗(yàn)系統(tǒng)。
2016-04-26 10:53:091 TI的TMS320系列DSP已經(jīng)有多寬浮點(diǎn)運(yùn)算
2016-06-21 17:56:3910 前言本文目的是演示如何使用STM32F30x 內(nèi)部的DSP 進(jìn)行浮點(diǎn)快速傅立葉變換（FFT），為聯(lián)系實(shí)際應(yīng)用
2017-09-18 06:44:009050 摘 要： 簡要分析了偽隨機(jī)序列中應(yīng)用廣泛的m序列，Gold序列及平衡Gold碼的概念、原理和應(yīng)用。提出了一種基于Altera的DSP Builder工具箱的偽隨機(jī)序列產(chǎn)生器設(shè)計(jì)方法，并通過設(shè)計(jì)實(shí)例
2017-10-30 10:37:110 DSP的比較優(yōu)勢是浮點(diǎn)算法擁躉者們在浮點(diǎn)定點(diǎn)之爭的話題中常提及的，也為大多數(shù)嵌入式設(shè)計(jì)工程師所熟知。 然而，由于電路復(fù)雜性和制造工藝上的原因，浮點(diǎn)處理器與定點(diǎn)處理器相比在成本和功耗上通常具有明顯的劣勢，從而導(dǎo)致浮點(diǎn)處理器的卓越處理能力、大
2017-11-02 11:26:220 引 言 DSP結(jié)構(gòu)可以分為定點(diǎn)和浮點(diǎn)型兩種。其中，定點(diǎn)型DSP可以實(shí)現(xiàn)整數(shù)、小數(shù)和特定的指數(shù)運(yùn)算，它具有運(yùn)算速度快、占用資源少、成本低等特點(diǎn);靈活地使用定點(diǎn)型DSP進(jìn)行浮點(diǎn)運(yùn)算能夠提高運(yùn)算的效率
2017-11-02 11:26:422 DSP的比較優(yōu)勢是浮點(diǎn)算法擁躉者們在浮點(diǎn)定點(diǎn)之爭的話題中常提及的，也為大多數(shù)嵌入式設(shè)計(jì)工程師所熟知。 然而，由于電路復(fù)雜性和制造工藝上的原因，浮點(diǎn)處理器與定點(diǎn)處理器相比在成本和功耗上通常具有明顯的劣勢，從而導(dǎo)致浮點(diǎn)處理器的卓越處理能力、大
2017-11-02 11:46:270 定點(diǎn)DSP和浮點(diǎn)DSP的區(qū)別與比較 定點(diǎn)與浮點(diǎn)運(yùn)算DSP 的比較DSP數(shù)字信號處理器是一種特別適合于進(jìn)行數(shù)字信號處理的微處理器，主要用于實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號處理算法。 定點(diǎn)運(yùn)算DSP
2017-12-04 15:57:1911 描述了浮點(diǎn)型算法的加、減、乘、除的verilog代碼，編寫了6位指數(shù)位，20位小數(shù)位的功能實(shí)現(xiàn)并且通過仿真驗(yàn)證
2018-01-16 14:15:541 2014年4月23號，北京Altera公司 (Nasdaq: ALTR) 今天宣布在FPGA浮點(diǎn)DSP性能方面實(shí)現(xiàn)了變革。Altera是第一家在FPGA中集成硬核IEEE 754兼容浮點(diǎn)運(yùn)算功能
2018-02-11 13:34:006954 浮點(diǎn)運(yùn)算是計(jì)算機(jī)運(yùn)算的重要方式，較之定點(diǎn)運(yùn)算有著計(jì)數(shù)范圍寬有效精度高的特點(diǎn)。在各種工程計(jì)算和科學(xué)計(jì)算中有著廣泛應(yīng)用。目前浮點(diǎn)運(yùn)算大多采用DSP芯片實(shí)現(xiàn)，具有算法簡單，精度高的優(yōu)點(diǎn)。但同時(shí)由于浮點(diǎn)運(yùn)算
2018-04-10 14:25:5317 此次為期30分鐘的視頻演示介紹了 Xilinx 提供的 DSP 設(shè)計(jì)工具。我們從帶有浮點(diǎn) MATLAB? 算法的 AccelDSP? 著手，并且與測試平臺一起生成 VHDL 或 Verilog 模型。
2018-05-24 13:47:004141 
Altera市場行銷部高級副總裁Danny Biran介紹了該公司28nm的DSP創(chuàng)新，擬2011年1季度面試，開發(fā)軟件DSPB-AB今年5月即可面試。這些Stratix V家族DSP鎖定三大海
2018-06-22 05:28:003927 本文檔的主要內(nèi)容詳細(xì)介紹的是DSP28335的測試總結(jié)資料和程序免費(fèi)下載包括了：1 DSP的PWM信號，2 DSP的CAN通信，3 DSP的32位浮點(diǎn)運(yùn)算測試，4 DSP定時(shí)器中斷，5 DSP看門狗復(fù)位，6 軟件報(bào)錯(cuò)與處理，7 備注與注意事項(xiàng)，8 附錄 C源程序。
2019-08-20 08:00:0018 TI TMS320C6748定點(diǎn)/浮點(diǎn)DSP C674x處理器提供語音、算法、圖像、視頻等多種類型實(shí)驗(yàn)提供教學(xué)實(shí)驗(yàn)指導(dǎo)手冊和完整的實(shí)驗(yàn)代碼。
2019-11-10 10:20:452761 
的邏輯和布線資源。通常一個(gè)單精度浮點(diǎn)加法器需要500個(gè)查找表（LUT），單精度浮點(diǎn)要占用30%的LUT，指數(shù)和自然對數(shù)等更復(fù)雜的數(shù)學(xué)函數(shù)需要大約1000個(gè)LUT。因此隨著DSP算法越來越復(fù)雜，F(xiàn)PGA
2020-01-14 16:19:553213 
德州儀器（TI）日前發(fā)布的兩款超低功耗浮點(diǎn)DSP──TMS320C6745、TMS320C6747，以及一款結(jié)合ARM應(yīng)用處理器與浮點(diǎn)DSP的OMAP-L137。三款組件均以TI C674x DSP核心為基礎(chǔ)，具備浮點(diǎn)優(yōu)勢與過去定點(diǎn)裝置獨(dú)具的聯(lián)機(jī)外圍、低功耗及低成本等特性。
2021-01-06 11:15:002691 
該問題由某客戶提出，發(fā)生在 STM32F407IGT6 器件上。據(jù)其工程師講述：由于在其產(chǎn)品中，需要使用STM32進(jìn)行大量的浮點(diǎn)數(shù)以及浮點(diǎn)DSP運(yùn)算，所以針對STM32的浮點(diǎn)數(shù)運(yùn)算能力及 DSP
2021-04-28 15:17:0210 先進(jìn)的數(shù)字處理器IC要求通過單獨(dú)的DC參數(shù)和高速數(shù)字自動(dòng)測試設(shè)備（ATE）測試，以達(dá)到質(zhì)保要求。這帶來了很大的成本和組織管理挑戰(zhàn)。本文將介紹ADGM1001 SPDT MEMS開關(guān)如何助力一次性通過
2022-11-30 09:39:21530 運(yùn)算的運(yùn)算步驟遠(yuǎn)比定點(diǎn)運(yùn)算繁瑣，運(yùn)算速度慢且所需硬件資源大大增加，因此基于浮點(diǎn)運(yùn)算的LMS算法的硬件實(shí)現(xiàn)一直以來是學(xué)者們研究的難點(diǎn)和熱點(diǎn)。 本文正是基于這種高效結(jié)構(gòu)的多輸入FPA，在FPGA上成功實(shí)現(xiàn)了基于浮點(diǎn)運(yùn)算的LMS算法。測試
2023-12-21 16:40:01228
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論