優(yōu)勢和特點(diǎn)

• 3.0 ms Acquisition Time to 60.01% max
• Low Droop Rate: 1.0 mV/ms max
• Sample/Hold Offset Step: 3 mV max
• Aperture Jitter: 0.5 ns
• Extended Temperature Range:
  –55°C to +125°C
• Internal Hold Capacitor
• Internal Hold Capacitor
• See datasheet for additional features

產(chǎn)品詳情

AD585是一款完整的單芯片采樣保持電路，由高性能運(yùn)算放大器、超低泄漏模擬開關(guān)和FET輸入積分放大器串聯(lián)組成。內(nèi)部保持電容和匹配的應(yīng)用電阻提供高精度特性和應(yīng)用靈活性

高速10位和12位數(shù)據(jù)采集系統(tǒng)要求快速采集時間、低采樣保持失調(diào)和低下降率，AD585堪稱理想之選。它能以±0.01%的精度在最長3 μs時間內(nèi)采集一個信號，然后利用片內(nèi)保持電容保持該信號，最大采樣保持失調(diào)為3 mV，下降率低于1 mV/ms。如果需要更低的下降率，可以外加一個更大的保持電容。

AD585采用的高速模擬開關(guān)孔徑抖動為0.5 ns，因此能以12位分辨率采集頻率最高達(dá)78 kHz的滿量程（20 V峰峰值）信號。

在采樣模式下，AD585可以利用任何用戶定義的反饋網(wǎng)絡(luò)提供所需的任何增益。片內(nèi)精密薄膜電阻可用于提供+1、-1或+2的增益。保持模式下的輸出阻抗足夠低，即使驅(qū)動逐次逼近型ADC所提供的動態(tài)負(fù)載時，也能保持精確的輸出信號。不過輸出端具有保護(hù)功能，能夠防止意外短路損壞器件。

HOLD命令的控制信號可以是高電平有效或低電平有效。如果提供合適的參考電平，差分HOLD信號可以兼容所有邏輯系列。片內(nèi)TTL參考電平用于兼容TTL。

AD585按性能分為三級。JP級的額定溫度范圍為0°C至+70°C商用溫度范圍，采用20引腳PLCC封裝。AQ級的額定溫度范圍為-25°C至+85°C工業(yè)溫度范圍，采用14引腳cerdip封裝。SQ和SE級的額定溫度范圍為-55°C至+125°C軍用溫度范圍，采用14引腳cerdip和20引腳LCC封裝。

方框圖