本應(yīng)用筆記介紹了FPGA （現(xiàn)場(chǎng)可編程門(mén)陣列）及其如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識(shí)產(chǎn)權(quán)（IP）。本文探討了IP保護(hù)的各種途徑。SHA-1質(zhì)詢-響應(yīng)認(rèn)證被認(rèn)為是最安全的方法。本文提出了一種能夠保護(hù)基于SRAM的FPGA設(shè)計(jì)IP的高性價(jià)比認(rèn)證方案。介紹了DS28E01和DS28CN01器件的特性。
2013-04-07 10:18:16
5017 
EDA廠商加速布局IP市場(chǎng)意在何為？此外，FPGA供應(yīng)商Altera與賽靈思 （Xilinx）也不斷通過(guò)收購(gòu)累積了不少自有IP，特別是在通信領(lǐng)域。再聯(lián)想到MIPS最終花落Imagination
2013-04-09 09:09:432952 可編程邏輯廠商逐步開(kāi)始從可編程邏輯芯片供應(yīng)商向可編程邏輯系統(tǒng)商完成華麗轉(zhuǎn)身，正對(duì)EDA工具供應(yīng)商提出更高的要求。鑒于日益升溫的FPGA市場(chǎng)，EDA業(yè)者加碼布局，加速FPGA設(shè)計(jì)進(jìn)程、提高驗(yàn)證效率，幫助廣大工程師在短時(shí)間內(nèi)進(jìn)行準(zhǔn)確無(wú)誤的設(shè)計(jì)。
2013-04-17 10:38:591789 企業(yè)的發(fā)展路線，無(wú)外乎都是“大魚(yú)吃小魚(yú)”，但國(guó)內(nèi)EDA企業(yè)并購(gòu)事件卻寥寥無(wú)幾。 ? 兼并收購(gòu)少之外，近幾年國(guó)內(nèi)誕生的初創(chuàng)EDA公司數(shù)量還反倒飛速上漲。電子發(fā)燒友也一直在收集整理國(guó)內(nèi)初創(chuàng)EDA公司以及IP公司的融資信息。 2020年以來(lái)，國(guó)內(nèi)EDA/IP行業(yè)進(jìn)
2024-01-27 01:01:003141 
EDA工具用戶遍布全球，很多世界500強(qiáng)的企業(yè)員工很多在用Robei開(kāi)發(fā)FPGA和ASIC。Robei具備可視框圖設(shè)計(jì)、面向?qū)ο蟮脑O(shè)計(jì)、編寫(xiě)代碼、語(yǔ)法檢查、仿真與波形查看、生成Verilog代碼
2022-02-10 17:37:59
是借助于EDA開(kāi)發(fā)工具，用原理圖、狀態(tài)機(jī)、布爾表達(dá)式、硬件描述語(yǔ)言等方法進(jìn)行系統(tǒng)功能及算法描述，設(shè)計(jì)實(shí)現(xiàn)并生成編程文件，最后通過(guò)編程器或下載電纜用目標(biāo)器件來(lái)實(shí)現(xiàn)。 FPGA器件采用邏輯單元陣列（LCA
2008-06-26 16:16:11
陣列邏輯）、gal（通用陣列邏輯）發(fā)展而來(lái)，其基本設(shè)計(jì)思想是借助于eda開(kāi)發(fā)工具，用原理圖、狀態(tài)機(jī)、布爾表達(dá)式、硬件描述語(yǔ)言等方法進(jìn)行系統(tǒng)功能及算法描述，設(shè)計(jì)實(shí)現(xiàn)并生成編程文件，最后通過(guò)編程器或下載電纜
2013-09-02 15:19:20
）發(fā)展而來(lái)，其基本設(shè)計(jì)思想是借助于EDA開(kāi)發(fā)工具，用原理圖、狀態(tài)機(jī)、布爾表達(dá)式、硬件描述語(yǔ)言等方法進(jìn)行系統(tǒng)功能及算法描述，設(shè)計(jì)實(shí)現(xiàn)并生成編程文件，最后通過(guò)編程器或下載電纜用目標(biāo)器件來(lái)實(shí)現(xiàn)。&
2008-06-11 10:26:29
陣列邏輯）、GAL（通用陣列邏輯）發(fā)展而來(lái)，其基本設(shè)計(jì)思想是借助于EDA開(kāi)發(fā)工具，用原理圖、狀態(tài)機(jī)、布爾表達(dá)式、硬件描述語(yǔ)言等方法進(jìn)行系統(tǒng)功能及算法描述，設(shè)計(jì)實(shí)現(xiàn)并生成編程文件，最后通過(guò)編程器或下載電纜
2008-06-27 10:26:34
摘 要：EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，FPGA設(shè)計(jì)越來(lái)越多地采用基于VHDL的設(shè)計(jì)方法及先進(jìn)的EDA工具。本文詳細(xì)
2019-06-18 07:33:04
摘 要：EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，FPGA設(shè)計(jì)越來(lái)越多地采用基于VHDL的設(shè)計(jì)方法及先進(jìn)的EDA工具。本文詳細(xì)
2019-06-27 08:01:28
請(qǐng)問(wèn)什么是EDA？那么FPGA是EDA的一種，為什么要有EDA這么一個(gè)總的概念？
2014-07-09 18:13:42
EDA說(shuō)完了，再說(shuō)說(shuō)IP，IP對(duì)于今天SOC設(shè)計(jì)的重要性不用贅述了， Synopsys, Cadence的另一個(gè)殺手锏級(jí)的壟斷產(chǎn)品：接口類IP，這是每一顆SOC必不可少的東西，比如：高速SerDes
2020-06-15 08:03:59
最近出現(xiàn)的 FPGA設(shè)計(jì)工具和 IP有效減少了計(jì)算占用的資源，大大簡(jiǎn)化了浮點(diǎn)數(shù)據(jù)通路的實(shí)現(xiàn)。而且，與數(shù)字信號(hào)處理器不同， FPGA能夠支持浮點(diǎn)和定點(diǎn)混合工作的 DSP數(shù)據(jù)通路，實(shí)現(xiàn)的性能超過(guò)
2019-08-13 06:42:48
/公司電子郵件地址。 使用 EDA 和 FPGA 保護(hù) IP 核 – 一個(gè)建議 這是一個(gè)關(guān)于使用 EDA 和 FPGA設(shè)計(jì)保護(hù) IP 的建議。 首先，假設(shè) EDA 軟件是可信的。第三方設(shè)計(jì)的IP核必須先
2022-02-23 12:27:05
技術(shù)已成為業(yè)界的重點(diǎn)。由于可重復(fù)使用的 IP 核代表了多年的設(shè)計(jì)、研究和驗(yàn)證測(cè)試，因此一個(gè)關(guān)鍵問(wèn)題是如何保護(hù)這項(xiàng)投資。眾所周知，原知識(shí)產(chǎn)權(quán)所有者的權(quán)利可能被有意或無(wú)意地濫用。 IP 內(nèi)核一旦被設(shè)計(jì)人
2022-02-23 11:59:45
FPGA是一種可編程器件,用硬件描述語(yǔ)言進(jìn)行編程使之擁有你所需要的功能,基本上就是EDA了吧。我這個(gè)打個(gè)比方,比如一個(gè)FPGA是一張白紙,通過(guò)EDA,在白紙上寫(xiě)一個(gè)字,那么這個(gè)FPGA就只有顯示
2018-08-15 11:35:09
USB_OTG_IP核中AMBA接口的設(shè)計(jì)與FPGA實(shí)現(xiàn)
2012-08-06 11:40:55
附件為使用FPGA實(shí)現(xiàn)兩路CAN接口進(jìn)行回環(huán)通信的工程文件。包含詳細(xì)的工程使用說(shuō)明文檔。在小梅哥的Starter FPGA開(kāi)發(fā)板上驗(yàn)證通過(guò)，CAN通信使用開(kāi)源的OC_CAN IP和VP230收發(fā)器實(shí)現(xiàn)，上層應(yīng)用使用NIOS II實(shí)現(xiàn)，使用非常方便。
2017-09-22 22:42:14
摘要針對(duì)FFT算法基于FPGA實(shí)現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實(shí)現(xiàn)了蝶形運(yùn)算和4k點(diǎn)FFT的輸入點(diǎn)數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語(yǔ)言編寫(xiě)，利用ModelSim
2019-07-03 07:56:53
的HDL、原理圖或狀態(tài)圖形描述，針對(duì)給定的硬件系統(tǒng)組件，進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得我們欲實(shí)現(xiàn)功能的描述文件。綜合器在工作前，必須給定所要實(shí)現(xiàn)的硬件結(jié)構(gòu)參數(shù)，它的功能就是將軟件描述與給定的硬件
2019-07-30 06:20:05
通過(guò)編程來(lái)改變內(nèi)部結(jié)構(gòu)的芯片。FPGA 功能實(shí)現(xiàn)：需要通過(guò)編程即設(shè)計(jì)硬件描述語(yǔ)言，經(jīng)過(guò) EDA 工具編譯、
2022-01-25 06:45:52
電機(jī)運(yùn)行速度。利用數(shù)字電路或FPGA控制模擬電機(jī)電路將使系統(tǒng)成本和功耗大大降低。采用FPGA除了可以節(jié)能之外，還能夠?qū)⑶度胧綌?shù)字信號(hào)處理(DSP)、微控制器、I/O接口等功能整合到一起，從而實(shí)現(xiàn)完整的家電
2021-07-14 08:30:00
你好，先生或女士我是中國(guó)學(xué)生。我已經(jīng)研究FPGA一段時(shí)間了，我正在嘗試使用FPGA來(lái)實(shí)現(xiàn)FC協(xié)議。經(jīng)過(guò)一番研究，我發(fā)現(xiàn)GTH可以達(dá)到FC1。但是我發(fā)現(xiàn)使用7系列FPGA收發(fā)器向?qū)?b class="flag-6" style="color: red">IP存在一些問(wèn)題。我
2020-08-17 10:28:07
隨著EDA平臺(tái)服務(wù)趨于網(wǎng)絡(luò)化，如何通過(guò)對(duì)資源和流程的有效管理，為用戶提供更為方便安全的遠(yuǎn)程EDA平臺(tái)調(diào)用服務(wù)，已成為關(guān)鍵問(wèn)題。在FPGA開(kāi)發(fā)平臺(tái)上集成了EDA工具環(huán)境，并部署SGD軟件。在實(shí)現(xiàn)遠(yuǎn)程
2019-07-16 21:09:34
基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用，不看肯定后悔
2021-05-06 06:24:27
對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)電路,提出現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA) 是近年來(lái)迅速發(fā)展的大規(guī)模可編程專用集成電路(ASIC
2019-11-01 07:24:42
對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較，引出了基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）電路，提出現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）是近年來(lái)迅速發(fā)展的大規(guī)模可編程專用集成電路（ASIC
2019-09-03 06:17:15
設(shè)計(jì)。現(xiàn)場(chǎng)可編程門(mén)陣列FPGA作為集成度和復(fù)雜程度最高的可編程ASIC。是ASIC的一種新型門(mén)類，它建立在創(chuàng)新的發(fā)明構(gòu)思和先進(jìn)的EDA技術(shù)之上。
2019-10-08 08:02:17
基于FPGA的IP核8051上實(shí)現(xiàn)TCPIP的設(shè)計(jì)
2012-08-06 12:18:28
此提供了新的解決方案。IP核(IP Core)是具有特定電路功能的硬件描述語(yǔ)言程序，可較方便地進(jìn)行修改和定制，以提高設(shè)計(jì)效率[3]。本文研究了基于FPGA的數(shù)據(jù)采集控制器IP 核的設(shè)計(jì)方案和實(shí)現(xiàn)方法，該IP核既可以應(yīng)用在獨(dú)立IC芯片上，還可作為合成系統(tǒng)的子模塊直接調(diào)用，實(shí)現(xiàn)IP核的復(fù)用。
2019-07-09 07:23:09
基于Altera FPGA的IP碎片重組模塊實(shí)現(xiàn)Implementation of an FPGA-Based IP Reassembly Module摘要：為了更好地支持網(wǎng)絡(luò)安全，IP碎片重組
2008-10-07 11:00:19
多種EDA工具的FPGA設(shè)計(jì)方案
2012-08-17 10:36:17
浮點(diǎn)運(yùn)算作為數(shù)字信號(hào)處理中最常見(jiàn)的運(yùn)算之一，各大EDA軟件都帶有免費(fèi)的浮點(diǎn)運(yùn)算IP核。通過(guò)對(duì)IP核的生成和例化來(lái)實(shí)現(xiàn)浮點(diǎn)運(yùn)算，把FPGA設(shè)計(jì)者從繁重的代碼編寫(xiě)中解脫了出來(lái)，同時(shí)可以對(duì)IP核進(jìn)行功能
2019-10-12 06:19:54
如何使用FPGA和IP Core實(shí)現(xiàn)定制緩沖管理？
2021-04-29 06:01:33
16QAM調(diào)制原理是什么？16QAM調(diào)制器的FPGA實(shí)現(xiàn)如何利用EDA技術(shù)來(lái)實(shí)現(xiàn)16QAM調(diào)制器的設(shè)計(jì)？
2021-04-15 06:00:48
什么是FPGA （現(xiàn)場(chǎng)可編程門(mén)陣列）？如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識(shí)產(chǎn)權(quán)（IP）？
2019-08-26 08:25:51
嗨，我是Xilinx FPGA的新手。我該如何在FPGA中實(shí)現(xiàn)實(shí)時(shí)時(shí)鐘或時(shí)間和日期計(jì)數(shù)器？Xilinx是否為Artix 7提供任何RTC核心或IP？非常感謝您的建議。
2020-05-22 12:41:35
的端口號(hào)呢？我最后想實(shí)現(xiàn)的目標(biāo)是：WIFI模塊分別分配給FPGA和手機(jī)IP地址，然后手機(jī)通過(guò)無(wú)線局域***縱FPGA.
2014-10-29 16:03:59
(IntellectualProperty)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計(jì)，并經(jīng)反復(fù)驗(yàn)證。IP核的擁有者可通過(guò)出售IP獲取利潤(rùn)。利用IP核，設(shè)計(jì)者只需做很少設(shè)計(jì)就可實(shí)現(xiàn)所需系統(tǒng)。基于IP核的模塊化設(shè)計(jì)可縮短設(shè)計(jì)周期，提高設(shè)計(jì)質(zhì)量。現(xiàn)場(chǎng)
2019-09-03 07:44:22
運(yùn)算作為數(shù)字信號(hào)處理中最常見(jiàn)的運(yùn)算之一，各大EDA軟件都帶有免費(fèi)的浮點(diǎn)運(yùn)算IP核。通過(guò)對(duì)IP核的生成和例化來(lái)實(shí)現(xiàn)浮點(diǎn)運(yùn)算，把FPGA設(shè)計(jì)者從繁重的代碼編寫(xiě)中解脫了出來(lái)，同時(shí)可以對(duì)IP核進(jìn)行功能剪裁
2019-08-29 06:50:37
怎么才能在嵌入FPGA的IP核8051上實(shí)現(xiàn)TCP/IP的設(shè)計(jì)？
2021-04-29 06:51:27
在EDA軟件中如何實(shí)現(xiàn)IP保護(hù)？在FPGA中如何實(shí)現(xiàn)IP保護(hù)？
2021-04-29 06:06:18
什么是IP保護(hù)？什么是IP泄露？為何會(huì)發(fā)生IP泄露？如何防止IP泄露？
2021-06-23 13:08:43
(Intellectual Property)核。IP核由相應(yīng)領(lǐng)域的專業(yè)人員設(shè)計(jì)，并經(jīng)反復(fù)驗(yàn)證。IP核的擁有者可通過(guò)出售IP獲取利潤(rùn)。利用IP核，設(shè)計(jì)者只需做很少設(shè)計(jì)就可實(shí)現(xiàn)所需系統(tǒng)。基于IP核的模塊化設(shè)計(jì)可縮短
2019-07-29 08:33:45
北京革新創(chuàng)展科技有限公司研制的B-ICE-EDA/SOPC FPGA平臺(tái)集多功能于一體，充分滿足EDA、SOPC、ARM、DSP、單片機(jī)相互結(jié)合的實(shí)驗(yàn)教學(xué)，是電子系統(tǒng)設(shè)計(jì)創(chuàng)新實(shí)驗(yàn)室、嵌入式系統(tǒng)實(shí)驗(yàn)室
2022-03-09 11:18:52
EDA Tools in FPGA用于開(kāi)發(fā)FPGA的EDA工具:隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，越來(lái)越多的公司不斷的開(kāi)發(fā)出更加好用的EDA工具給廣大的技瑯人員。現(xiàn)在無(wú)論是軟件的開(kāi)發(fā)
2009-12-05 16:10:24
0 基于FPGA 視頻α 混合IP 的設(shè)計(jì)(合肥工業(yè)大學(xué)微電子設(shè)計(jì)研究所 485 信箱 郵編：230009）摘要：本文闡述了視頻α 混合IP 的設(shè)計(jì)和實(shí)現(xiàn)方法。為了改善電路的性能, 在設(shè)計(jì)中不僅
2009-12-14 11:16:2313 用硬件實(shí)現(xiàn)數(shù)據(jù)加密已成為信息安全的主流方向。本文提出了一種基于FPGA 的低成本的AES IP核的實(shí)現(xiàn)方案。該方案輪內(nèi)部系統(tǒng)資源共用，減少了系統(tǒng)資源的占用。輸入密鑰與輸入數(shù)據(jù)
2010-01-06 15:11:0310 本文介紹了利用EDA技術(shù)設(shè)計(jì)出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經(jīng)過(guò)驗(yàn)證獲得了滿意的效果。
2010-07-17 16:57:5926 隨著電路復(fù)雜性的增加，越來(lái)越多的設(shè)計(jì)者開(kāi)始采用擁有知識(shí)產(chǎn)權(quán)的、設(shè)計(jì)良好的功能模塊來(lái)加快系統(tǒng)開(kāi)發(fā)。因此，需要相應(yīng)的技術(shù)手段保護(hù)這些功能模塊不被非法復(fù)制、篡
2010-12-24 15:49:0826 EDA（CPLD/FPGA）技術(shù)概述
主要術(shù)語(yǔ)摘要：* EDA（電子設(shè)計(jì)自動(dòng)化）：Electronic Design Automation* ISP（在系統(tǒng)可編程）：In System Programmabl
2008-09-24 10:10:342418 基于多種EDA工具的FPGA設(shè)計(jì)
介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法,其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)
2009-05-14 18:38:38854 
摘 要：在FPGA開(kāi)發(fā)的各個(gè)階段，市場(chǎng)為我們提供了很多優(yōu)秀的EDA工具。面對(duì)眼花繚亂的EDA工具，如何充分利用各種工具的特點(diǎn)，并規(guī)劃好各種工具的協(xié)同使用，對(duì)FPGA
2009-06-20 10:51:14692 摘要：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法，其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了
2009-06-20 11:42:45522 
基于NCO IP core的Chirp函數(shù)實(shí)現(xiàn)設(shè)計(jì)
0 引 言
IP就是知識(shí)產(chǎn)權(quán)核或者知識(shí)產(chǎn)權(quán)模塊的意思。在EDA技術(shù)和開(kāi)發(fā)領(lǐng)域具有十分重要的作用，在半導(dǎo)體產(chǎn)業(yè)中IP定義為
2009-12-02 11:41:401212 
多種EDA工具的FPGA設(shè)計(jì)方案
概述：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法,其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配
2010-05-25 17:56:59670 
摘要：同步接口是光纖縱差保護(hù)裝置的重要組成部分，本文介紹了Cyclone II FPGA 在光纖縱差保護(hù)同步接口中的應(yīng) 用，詳細(xì)地闡述了FPGA 實(shí)現(xiàn)光纖縱差保護(hù)同步通信接口的原理。大規(guī)模可編
2011-04-06 16:42:1140 FPGA實(shí)現(xiàn)智能函數(shù)發(fā)生器設(shè)計(jì)介紹了一種基于 FPGA 的智能函數(shù)發(fā)生器的設(shè)計(jì).采用EDA技術(shù)對(duì)此設(shè)計(jì)進(jìn)行功能仿真和時(shí)序仿真,在EDA/SOPC系統(tǒng)開(kāi)發(fā)平臺(tái)上實(shí)現(xiàn)程序下載,同時(shí)在示波器上觀察波形
2011-07-25 11:00:5355 FPGA中IP核的生成，簡(jiǎn)單介紹Quartus II生成IP核的基本操作，簡(jiǎn)單實(shí)用挺不錯(cuò)的資料
2015-11-30 17:36:1511 利用FPGA的IP核設(shè)計(jì)和實(shí)現(xiàn)FFT算法
2016-05-24 14:14:4736 隨著盜版和IP 剽竊的增多，人們?cè)絹?lái)越關(guān)心設(shè)計(jì)和IP 安全。對(duì)于FPGA，這需要保護(hù)比特流和器件的配置。Cyclone III LS FPGA 在低功耗平臺(tái)上實(shí)現(xiàn)了安全特性，幫助設(shè)計(jì)人員滿足了約束要求，確信發(fā)售IP 得到了保護(hù)的產(chǎn)品。
2016-09-01 17:24:5321 基于FPGA的EDA綜合實(shí)驗(yàn)系統(tǒng)設(shè)計(jì)_趙剛
2017-03-19 11:38:262 研究了TCP/IP通信協(xié)議棧在Xilinx 公司現(xiàn)場(chǎng)可編程門(mén)陣列FPGA上的實(shí)現(xiàn)，介紹了其軟硬件的系統(tǒng)組成
和原理，提出一種不需操作系統(tǒng)的TCP/IP協(xié)議棧的高效工作模式，并在
2017-09-04 09:24:599 研究了嵌入式TCP/IP通信協(xié)議棧在Xilinx FPGA上的實(shí)現(xiàn)，介紹了其軟硬件的系統(tǒng)組成和原理，提出一種實(shí)時(shí)操作系統(tǒng)上TCP/IP協(xié)議棧的高效工作模式，并在Virtex5 FPGA上移植成功。通過(guò)建立測(cè)試平臺(tái)進(jìn)行數(shù)據(jù)傳輸測(cè)試，證明其具有穩(wěn)定、高效的通信性能，為嵌入式設(shè)備開(kāi)發(fā)提供了新的思路。
2017-11-17 17:05:017250 
本應(yīng)用筆記介紹了FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)及其如何保護(hù)系統(tǒng)的關(guān)鍵功能和知識(shí)產(chǎn)權(quán)(IP)。本文探討了IP保護(hù)的各種途徑。SHA-1質(zhì)詢-響應(yīng)認(rèn)證被認(rèn)為是最安全的方法。本文提出了一種能夠保護(hù)
2017-11-22 08:20:492328 
資源。為簡(jiǎn)化設(shè)計(jì)，降低硬件資源開(kāi)銷，可以在FPGA中利用IP核實(shí)現(xiàn)的嵌入式微處理器來(lái)對(duì)串口數(shù)據(jù)進(jìn)行處理。
2019-08-02 08:08:003816 大部分來(lái)自對(duì) TCP/IP 協(xié)議數(shù)據(jù)的處理，因此 CPU 的運(yùn)算性能逐漸地成為高性能網(wǎng)絡(luò)通信發(fā)展的瓶頸。在這一形勢(shì)下，為將 CPU 從繁重的 TCP/IP 協(xié)議處理負(fù)擔(dān)中解放出來(lái)，本論文提出了一種實(shí)現(xiàn) TCP/IP 協(xié)議處理的硬件解決方案，即利用 FPGA 本身所具有的密度高、速度快、小
2019-08-16 08:00:0029 在EDA軟件的處理流程中，EDA軟件必須能夠正確解析設(shè)計(jì)，才能完成處理，因此設(shè)計(jì)本身對(duì)于EDA軟件是公開(kāi)的。這里假定EDA軟件是可信的。具有IP核保護(hù)機(jī)制的EDA流程如圖l所示。第三方設(shè)計(jì)的IP
2020-08-10 09:51:57763 
? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM ?IP
2020-12-29 15:59:399496 的設(shè)計(jì)來(lái)例系統(tǒng)地介紹了利用多種EDA工具進(jìn)行 FPGA協(xié)同設(shè)計(jì)的實(shí)現(xiàn)原理及方法近年來(lái)，隨著微電子學(xué)的迅速發(fā)展以及SoC（System on Chip ，片上系統(tǒng)） 技術(shù)在設(shè)計(jì)領(lǐng)域引起的深刻變革，EDA（Electornic Design Automatic ，電子設(shè)計(jì)自動(dòng)化） 工具在系統(tǒng)設(shè)計(jì)中的地位愈發(fā)重要
2020-11-27 17:57:3429 目前，基于IP的EDA設(shè)計(jì)流程面臨著兩大挑戰(zhàn)。首先，必須提供方法技術(shù)，用于測(cè)試包含IP組件設(shè)計(jì)的可靠性和質(zhì)量；另一方面，必須保護(hù)IP供應(yīng)商和設(shè)計(jì)者的知識(shí)產(chǎn)權(quán)。第三方IP核的使用確實(shí)可以提高芯片
2020-12-23 13:12:00439 本文接續(xù)上一篇《FPGA雜記基礎(chǔ)篇》，繼續(xù)為大家分享IP例化和幾個(gè)基于FPGA芯片實(shí)現(xiàn)的Demo工程。IP例化IP即是一個(gè)封裝好的模塊，集成在相應(yīng)的開(kāi)發(fā)環(huán)境里面，以安路的TD軟件為例，不同系列的芯片集成了不同的IP模塊，可以通過(guò)軟件例化調(diào)用
2020-12-24 12:58:511048 基于FPGA的TCP/IP協(xié)議的實(shí)現(xiàn)說(shuō)明。
2021-04-28 11:19:4749 本應(yīng)用筆記介紹了設(shè)計(jì)人員如何保護(hù)其 Xilinx FPGA 實(shí)現(xiàn)、保護(hù) IP 并防止附加外設(shè)偽造。設(shè)計(jì)人員可以使用本應(yīng)用筆記中描述的參考設(shè)計(jì)之一來(lái)實(shí)現(xiàn)這種安全性。這些設(shè)計(jì)在FPGA和DeepCover安全身份驗(yàn)證器之間實(shí)現(xiàn)了SHA-256或ECDSA質(zhì)詢和響應(yīng)安全認(rèn)證。
2023-02-20 11:07:35603 
在數(shù)字電路設(shè)計(jì)中，IP 是通過(guò)EDA工具創(chuàng)建的，通常包括 IP 核的設(shè)計(jì)、測(cè)試、驗(yàn)證、封裝、文檔管理等過(guò)程。EDA技術(shù)可以提供一系列工具和軟件，幫助設(shè)計(jì)人員在IP的設(shè)計(jì)上實(shí)現(xiàn)快速開(kāi)發(fā)、高效驗(yàn)證和重用。
2023-04-10 17:30:474106 FPGA IP核（Intellectual Property core）是指在可編程邏輯器件（Field-Programmable Gate Array，FPGA）中使用的可復(fù)用的設(shè)計(jì)模塊或功能片段。它們是預(yù)先編寫(xiě)好的硬件設(shè)計(jì)代碼，可以在FPGA芯片上實(shí)現(xiàn)特定的功能。
2023-07-03 17:13:284100 電子發(fā)燒友網(wǎng)站提供《如何在STM32H5上通過(guò)Secure manager實(shí)現(xiàn)軟件IP保護(hù).pdf》資料免費(fèi)下載
2023-07-29 11:41:300 Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:02317
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論