VHDL硬件描述語言與數字邏輯電路設計:本書系統地介紹了一種硬件描述語言，即VHDL語言設計數字邏輯電路和數字系統的新方法。這是電子電路設計方法上一次革命性的變化，也是邁向21世紀的電子工程師所必須掌握的專門知識。本書共分12章，第1章~第8章主要介紹VHDL語言的基本知識和使用VHDL語言設計簡單邏輯電路的基本方法;第9章和第10章分別以定時器和接口電路設計為例，詳述了用VHDL語言設計復雜電路的步驟和過程；第11章簡單介紹了VHDL語言93版和87版的主要區別；第12章介紹了MAX+PlusⅡ的使用說明。
本書以數字邏輯電路設計為主線，用對比手法來說明數字邏輯電路的電原理圖和VHDL語言程序之間的對應關系，并列舉了眾多的實例。另外，還對設計中的有關技術如仿真、綜合等作了相應說明。本書簡明扼要，易讀易懂。它可作為大學本科和研究生的教科書，也可以作為一般從事電子電路設計工程師的自學參考書。
第1章 數字系統硬件設計概述
1.1 傳統的系統硬件設計方法
1.2 利用硬件描述語言(HDL)的硬件電路設計方法
1.3 利用VHDL語言設計硬件電路的優點
第2章 VHDL語言程序的基本結構
2.1 VHDL語言設計的基本單元及其構成
2.2 VHDL語言構造體的子結構描述
2.3 包集合、庫及配置
第3章 VHDL語言的數據類型及運算操作符
3.1 VHDL語言的客體及其分類
3.2 VHDL語言的數據類型
3.3 VHDL語言的運算操作符
第4章 VHDL語言構造體的描述方式
4.1 構造體的行為描述方式
4.2 構造體的寄存器傳輸(RTL)描述方式
4.3 構造體的結構描述方式
第5章 VHDL語言的主要描述語句
5.1 順序描述語句
5.2 并發描述語句
5.3 其它語句和有關規定的說明
第6章 數值系統的狀態模型
6.1 二態數值系統
6.2 三態數值系統
6.3 四態數值系統
6.4 九態數值系統
6.5 十二態數值系統
6.6 四十六態數值系統
第7章 基本邏輯電路設計
7.1 組合邏輯電路設計
7.2 時序電路設計
7.3 存貯器
第8章 仿真與邏輯綜合
8.1 仿真
8.2 邏輯綜合
第9章 計時電路設計實例
9.1 1/100s計時器的功能要求和結構
9.2 1/100s計時控制芯片設計
第10章 微處理器接口芯片設計實例
10.2 SCI串行接口芯片設計實例
10.3 鍵盤接口芯片KBC設計實例
第11章 93版和87版VHDL語言的主要區別
11.1 VHDL語言版本的特點
11.2 87版到93版的移植問題
第12章 MAX+plusⅡ使用說明
12.1 MAX+plusⅡ概述
12.2 建立和編輯一個VHDL語言的工程文件
12.3 VHDL語言程序的編譯
12.4 VHDL語言程序的仿真
習題與思考題
附錄A VHDL語言文法一覽表
附錄B 屬性說明
附錄C VHDL標準包集合文件