描述

您可能已經(jīng)注意到，從版本 2021.1 開(kāi)始，Vivado 中板預(yù)設(shè)文件的處理方式與 Xilinx Board Store 的引入略有不同。這是一個(gè)方便的添加，因?yàn)樗馕吨辉傩枰謩?dòng)安裝各種常見(jiàn) Xilinx、Digilent、Avnet 和 Trenz Electronics 板的板預(yù)設(shè)文件。您可以通過(guò)簡(jiǎn)單地從板選擇中單擊“下載”來(lái)將它們安裝在創(chuàng)建新項(xiàng)目菜單中。

然而，由于Xilinx Board Store比較新，并且有其他供應(yīng)商提供的基于 Xilinx 的開(kāi)發(fā)板，因此仍然需要手動(dòng)安裝板預(yù)設(shè)文件。這讓我有點(diǎn)難過(guò)，因?yàn)?Vivado 的文件結(jié)構(gòu)也發(fā)生了變化，以前版本中手動(dòng)安裝的舊目錄板預(yù)設(shè)文件不再存在。然而，在升級(jí)到 Vivado 2021.2 之后，我需要再次使用我的 ZynqberryZero，它恰好不在Xilinx Board Store 存儲(chǔ)庫(kù)中，這迫使我弄清楚板預(yù)設(shè)手動(dòng)安裝。我在 Ubuntu 18.04 上運(yùn)行 Vivado 2021.2。

添加電路板預(yù)設(shè)文件

在易于記憶/訪問(wèn)的地方為電路板預(yù)設(shè)文件創(chuàng)建本地目錄：

~$ mkdir -p xilinx_boards

將目標(biāo)開(kāi)發(fā)板的板子預(yù)設(shè)文件復(fù)制到其中：

~$ cp -R ./Downloads/zbzerodemo1/board_files/TE0727_10_1C ./xilinx_boards

獲取 Vivado 環(huán)境并啟動(dòng) Vivado，但不要打開(kāi)項(xiàng)目。

~$ source /tools/Xilinx/Vitis/2021.2/settings64.sh
~$ vivado

從工具菜單中選擇設(shè)置。

在“設(shè)置”菜單中，導(dǎo)航至Vivado Store > Board Repository 。

單擊+圖標(biāo)并指向我們剛剛在彈出窗口中為電路板預(yù)設(shè)文件創(chuàng)建的本地目錄。單擊“選擇”返回“設(shè)置”窗口。

單擊Apply ，然后單擊 OK將更改保存到 Vivado 并關(guān)閉Settings窗口。

您會(huì)注意到已經(jīng)指定了從Xilinx Board Store下載的電路板文件所在的目錄，剛剛創(chuàng)建的本地目錄將是 Vivado 在其中查找電路板預(yù)設(shè)文件的第二個(gè)位置。您現(xiàn)在可以簡(jiǎn)單地復(fù)制任何新的電路板預(yù)設(shè)將文件復(fù)制到本地目錄，以便在以后的項(xiàng)目中使用。

創(chuàng)建 Vivado 項(xiàng)目

要測(cè)試新的本地板預(yù)設(shè)目錄，請(qǐng)單擊創(chuàng)建項(xiàng)目。為其指定所需的名稱和項(xiàng)目位置，將其指定為RTL 項(xiàng)目并選中選項(xiàng)Do not specify sources at this time 。

對(duì)于Default Part ，切換到Boards選項(xiàng)卡并搜索TE0727 。選擇它并單擊下一步。

和成功！本地板預(yù)設(shè)存儲(chǔ)庫(kù)正在運(yùn)行！

ZynqberryZero IP 存儲(chǔ)庫(kù)

由于 ZynqberryZero 的官方 IP 庫(kù)和塊設(shè)計(jì) TCL 腳本尚不可用，我繼續(xù)手動(dòng)升級(jí)它們并將它們附加到該項(xiàng)目。

在繼續(xù) Vivado 項(xiàng)目中的設(shè)計(jì)之前，將下面附帶的 IP 庫(kù)復(fù)制到某個(gè)可訪問(wèn)的位置。我個(gè)人喜歡將這樣的項(xiàng)目特定 IP 庫(kù)復(fù)制到我正在使用它們的相應(yīng) Vivado 項(xiàng)目目錄中。如果我使用一個(gè)來(lái)創(chuàng)建塊設(shè)計(jì)，我也會(huì)將塊設(shè)計(jì) TCL 腳本放入 Vivado 項(xiàng)目目錄中在這種情況下。

將 IP 庫(kù)存儲(chǔ)庫(kù)和塊設(shè)計(jì) TCL 腳本復(fù)制到項(xiàng)目中：

~$ mkdir -p //docs
~$ cp ./Downloads/zsys.tcl //docs
~$ cp -R ./Downloads/ip_lib //

將 IP 庫(kù)復(fù)制到 Vivado 工程目錄后，需要將其作為有效的 IP 存儲(chǔ)庫(kù)添加到 Vivado 工程設(shè)置中。

在 Vivado 中打開(kāi)設(shè)置，然后導(dǎo)航到IP下的存儲(chǔ)庫(kù)。單擊+按鈕并指向 IP 庫(kù)文件夾。

區(qū)塊設(shè)計(jì)

通過(guò)從 Vivado 項(xiàng)目的 TCL 控制臺(tái)運(yùn)行以下命令，從 TCL 腳本為 ZynqberryZero 重新創(chuàng)建塊設(shè)計(jì)（從空白的新項(xiàng)目執(zhí)行此操作，在運(yùn)行此腳本之前不要單擊創(chuàng)建塊設(shè)計(jì)）：

source //docs/zsys.tcl

等待設(shè)計(jì)完全填充并發(fā)生所有連接。將有幾個(gè)關(guān)于如何連接重置線的嚴(yán)重警告，但現(xiàn)在可以忽略這些警告。

重新生成設(shè)計(jì)，使其看起來(lái)不那么凌亂：

該腳本已經(jīng)運(yùn)行了設(shè)計(jì)驗(yàn)證，但我仍然喜歡手動(dòng)運(yùn)行驗(yàn)證以確保。

保存塊設(shè)計(jì)。

創(chuàng)建 HDL 包裝器以實(shí)例化項(xiàng)目中的模塊設(shè)計(jì)。右鍵單擊Sources選項(xiàng)卡中的模塊設(shè)計(jì)并選擇Create HDL Wrapper...

塊設(shè)計(jì)完成且頂層 HDL 包裝器就位后，需要添加設(shè)計(jì)約束以指定信號(hào)映射到 FPGA 上的封裝引腳等內(nèi)容。

在Flow Navigator窗口中，單擊Add Sources 。選擇添加以創(chuàng)建約束，然后選擇添加文件并使用附加到本文的約束文件。確保在單擊Finish之前選擇了Copy constraints files into project選項(xiàng)。

由于存在多個(gè)約束文件，因此需要將一個(gè)約束文件指定為目標(biāo)約束文件，以便 Vivado 知道在需要時(shí)將新約束寫(xiě)入何處（但所有約束都會(huì)讀入設(shè)計(jì)中）。右鍵單擊Sources選項(xiàng)卡中的vivado_target.xdc約束文件，然后選擇Set as Target Constraint File 。

生成比特流

現(xiàn)在 ZynqberryZero 的完整硬件設(shè)計(jì)已經(jīng)到位，是時(shí)候?qū)ζ溥M(jìn)行綜合、布局和布線并生成比特流了。您可以點(diǎn)擊Generate Bitstream ，Vivado 也會(huì)自動(dòng)運(yùn)行綜合和實(shí)現(xiàn)。

成功生成比特流后，導(dǎo)出用于 Vitis 的硬件，為 Zynq SoC 的 ARM 內(nèi)核處理器開(kāi)發(fā)軟件（是的，會(huì)有一些時(shí)序違規(guī)，但我還沒(méi)有看到任何問(wèn)題，并且我仍在努力弄清楚如何修復(fù)它們）。

單擊文件>導(dǎo)出>導(dǎo)出硬件...

請(qǐng)務(wù)必選擇Include bitstream選項(xiàng)。我總是將硬件平臺(tái)導(dǎo)出到 Vivado 項(xiàng)目目錄的頂層（默認(rèn)），但您可以選擇您喜歡的任何目錄。

從 Vivado 導(dǎo)出硬件平臺(tái)后，通過(guò)在 Vivado 中選擇工具>啟動(dòng) Vitis IDE來(lái)啟動(dòng) Vitis 。

同樣，您可以選擇任何所需的目錄來(lái)啟動(dòng) Vitis 工作區(qū)，但我個(gè)人喜歡在 Vivado 項(xiàng)目目錄的頂層為其創(chuàng)建一個(gè)名為vitis_??workspace的文件夾。

Vitis 平臺(tái)項(xiàng)目

Vitis 啟動(dòng)到新工作區(qū)后，通過(guò)選擇 Create Platform Project 創(chuàng)建新的平臺(tái)項(xiàng)目。為其指定所需的名稱，并指定從 Vivado 導(dǎo)出的硬件（XSA 文件）以用于要從中創(chuàng)建的平臺(tái)項(xiàng)目。

在平臺(tái)生成后構(gòu)建平臺(tái)（因?yàn)樗婚_(kāi)始會(huì)顯示過(guò)時(shí)）。

Vitis 應(yīng)用項(xiàng)目

通過(guò)平臺(tái)項(xiàng)目準(zhǔn)備好硬件平臺(tái)和 BSP（板級(jí)支持包）后，創(chuàng)建要在其上運(yùn)行的應(yīng)用項(xiàng)目。

選擇新建>應(yīng)用程序項(xiàng)目...

選擇上一步中由平臺(tái)項(xiàng)目創(chuàng)建的平臺(tái)，并為應(yīng)用程序指定所需的名稱。使用Hello World應(yīng)用程序模板。

生成后構(gòu)建應(yīng)用程序。

Zynq FSBL 應(yīng)用項(xiàng)目

為了將 Hello World 應(yīng)用程序刷入 ZynqberryZero 的 QSPI 閃存，需要?jiǎng)?chuàng)建和修改 Zynq 第一階段引導(dǎo)加載程序應(yīng)用程序項(xiàng)目以從 JTAG 引導(dǎo)。Zynq 芯片需要從 JTAG 引導(dǎo)，以便主機(jī) PC 可以將引導(dǎo)映像編程到 QSPI 閃存上。

在創(chuàng)建 Zynq FSBL 應(yīng)用程序之前，在平臺(tái)項(xiàng)目的獨(dú)立 BSP 中啟用通用 FAT 文件系統(tǒng)庫(kù) (xilffs)。

從Explorer窗口中選擇 .xpr 文件，然后在 standalone on ps7_cortexa9_0下選擇Board Support Package 。單擊Modify BSP Settings...并選中xilffs旁邊的框。

基于Zynq FSBL模板，按照之前的方法再創(chuàng)建一個(gè)應(yīng)用工程：

等待 Zynq FSBL 的應(yīng)用項(xiàng)目生成。

打開(kāi) main.c 并將啟動(dòng)模式更新為 JTAG 啟動(dòng)模式并跳過(guò)內(nèi)存外設(shè)測(cè)試。

您還可以在下面找到修改后的 main.c。

閃存 Zynqberry 零內(nèi)存

通過(guò)在資源管理器窗口中右鍵單擊 Hello World 應(yīng)用程序并選擇Create Boot Image來(lái)為 ZynqberryZero 創(chuàng)建啟動(dòng)映像。由于從 Hello World 應(yīng)用程序的右鍵單擊菜單中選擇了創(chuàng)建啟動(dòng)映像選項(xiàng)，因此將自動(dòng)生成啟動(dòng)分區(qū)和文件路徑。

您可以看到 FPGA 比特流、Hello World ELF 和 QSPI Zynq FSBL 是構(gòu)成 ZynqberryZero 的啟動(dòng)二進(jìn)制文件 (BOOT.BIN) 的啟動(dòng)分區(qū)。

單擊創(chuàng)建圖像。

通過(guò)再次右鍵單擊資源管理器窗口中的 Hello World 應(yīng)用程序并選擇Program Flash來(lái)對(duì) ZynqberryZero 的 QSPI 閃存進(jìn)行編程。

使用剛剛創(chuàng)建的引導(dǎo)二進(jìn)制文件 (BOOT.BIN) 作為映像文件。設(shè)置Offset為0x0，Flash Type為qspi-x4-single，使用JTAG Zynq FSBL的ELF文件作為Init File 。還要選中Verify after flash選項(xiàng)。

?