完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 邏輯電路
邏輯電路是一種離散信號(hào)的傳遞和處理,以二進(jìn)制為原理、實(shí)現(xiàn)數(shù)字信號(hào)邏輯運(yùn)算和操作的電路。分組合邏輯電路和時(shí)序邏輯電路。
文章:343個(gè) 瀏覽:43187次 帖子:105個(gè)
交通信號(hào)控制系統(tǒng)邏輯電路設(shè)計(jì)
74LS164是8位邊沿觸發(fā)式移位寄存器,串行輸入數(shù)據(jù),然后并行輸出。數(shù)據(jù)通過(guò)兩個(gè)輸入端(DSA或DSB)之一串行輸入;任一輸入端可以用作高電平使能端,...
2023-06-19 標(biāo)簽:控制系統(tǒng)邏輯電路電路設(shè)計(jì) 2339 0
Verilog 是一種用于數(shù)字邏輯電路設(shè)計(jì)的硬件描述語(yǔ)言,可以用來(lái)進(jìn)行數(shù)字電路的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。
2023-06-10 標(biāo)簽:邏輯電路電路設(shè)計(jì)Verilog 2023 0
為什么叫圖騰柱?圖騰柱驅(qū)動(dòng)的作用與原理?
由于此結(jié)構(gòu)畫出的電路圖有點(diǎn)兒像印第安人的圖騰柱,所以叫圖騰柱式輸出(也叫圖騰式輸出)。輸出極采用一個(gè)上電阻接一個(gè)NPN型晶體管的集電極,這個(gè)管子的發(fā)射極...
2023-06-08 標(biāo)簽:MOSFET開(kāi)關(guān)電源邏輯電路 1.5萬(wàn) 0
FPGA開(kāi)發(fā)過(guò)程中,離不開(kāi)時(shí)序約束,那么時(shí)序約束是什么?簡(jiǎn)單點(diǎn)說(shuō),F(xiàn)PGA芯片中的邏輯電路,從輸入到輸出所需要的時(shí)間,這個(gè)時(shí)間必須在設(shè)定的時(shí)鐘周期內(nèi)完成...
Verilog時(shí)鐘分頻知識(shí)總結(jié)
采用觸發(fā)器反向輸出端連接到輸入端的方式,可構(gòu)成簡(jiǎn)單的 2 分頻電路。
2023-05-30 標(biāo)簽:邏輯電路Verilog計(jì)數(shù)器 2488 0
電平設(shè)計(jì)基礎(chǔ)1:邏輯門電路高速特性(1)
我們?cè)谠O(shè)計(jì)數(shù)字電路時(shí),都希望器件的功耗低、速度快并且封裝(器件價(jià)格)便宜。但這如同所有的“神秘三角”一樣,是不可兼得的。
2023-05-30 標(biāo)簽:驅(qū)動(dòng)器邏輯電路TTL反相器 1850 0
數(shù)字電路知識(shí)點(diǎn)總結(jié)
本文整理了數(shù)字電路課程中的相關(guān)基本的知識(shí)點(diǎn)和較為重要的知識(shí)點(diǎn),用于求職的數(shù)電部分的知識(shí)準(zhǔn)備,差缺補(bǔ)漏。
數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置,與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性,且無(wú)機(jī)械裝置,具有更長(zhǎng)的使用壽命,因此得到了廣泛的應(yīng)用。
2023-05-26 標(biāo)簽:邏輯電路電路設(shè)計(jì)時(shí)鐘 6408 0
時(shí)序邏輯電路設(shè)計(jì)之異步計(jì)數(shù)器
上文介紹了同步計(jì)數(shù)器的設(shè)計(jì)原則以及各注意事項(xiàng),本文承接上文繼續(xù)介紹異步計(jì)數(shù)器以及三種常用的集成計(jì)數(shù)器的相關(guān)內(nèi)容。
2023-05-22 標(biāo)簽:邏輯電路計(jì)數(shù)器觸發(fā)器 6012 0
時(shí)序邏輯電路設(shè)計(jì)之同步計(jì)數(shù)器
時(shí)序電路的考察主要涉及分析與設(shè)計(jì)兩個(gè)部分,上文介紹了時(shí)序邏輯電路的一些分析方法,重點(diǎn)介紹了同步時(shí)序電路分析的步驟與注意事項(xiàng)。 本文就時(shí)序邏輯電路設(shè)計(jì)的相...
2023-05-22 標(biāo)簽:邏輯電路電路設(shè)計(jì)計(jì)數(shù)器 4370 0
FPGA開(kāi)發(fā)環(huán)境的搭建和verilog代碼的實(shí)現(xiàn)
FPGA需要良好的數(shù)電模電基礎(chǔ),verilog需要良好C語(yǔ)言基礎(chǔ)。
QAM調(diào)制技術(shù)用兩路獨(dú)立的基帶信號(hào)對(duì)頻率相同、相位正交的兩個(gè)載波進(jìn)行調(diào)幅,并將已調(diào)信號(hào)加在一起進(jìn)行傳輸。nQAM代表n個(gè)狀態(tài)的正交調(diào)幅,一般有二進(jìn)制(...
在前面的芝識(shí)課堂中,我們跟大家簡(jiǎn)單介紹了邏輯IC的基本知識(shí)和分類,并且特別提到CMOS邏輯IC因?yàn)槌杀尽⑾到y(tǒng)復(fù)雜度和功耗的平衡性很好,因此得到了最廣泛應(yīng)...
譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”,變成相應(yīng)的狀態(tài),使輸出通道中相應(yīng)的一路有信號(hào)輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛...
2023-04-26 標(biāo)簽:邏輯電路譯碼器數(shù)字系統(tǒng) 4939 0
關(guān)于邏輯電路的幾個(gè)規(guī)定 ①有關(guān)高電平,低電平的規(guī)定; 在邏輯電路中,電位的高低常用高電平,低電平來(lái)描述,單位也用“V”表示。實(shí)際的高電平和低...
硬件設(shè)計(jì)案例分析之原理圖設(shè)計(jì)規(guī)范(二)
在原理圖中,對(duì)于多個(gè)單元運(yùn)放IC和邏輯電路IC一般要按照電路功能將每個(gè)單元分開(kāi)放置,便于對(duì)電路的理解和視圖,也符合電路功能單元集中布局的規(guī)則。
2023-04-23 標(biāo)簽:邏輯電路IC設(shè)計(jì)PCB布線 2361 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |