完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga開發(fā)板
FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來實現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限,汽車工業(yè)正面臨新的設(shè)計挑戰(zhàn)。過去汽車電子產(chǎn)品的開發(fā)周期是漫長的,而許多汽車制造商現(xiàn)正致力于在更短的時間內(nèi),裝備消費者所需的新一代汽車。
文章:95個 瀏覽:31602次 帖子:254個
幾十年來,數(shù)字芯片設(shè)計復(fù)雜度不斷攀升,使芯片驗證面臨資金與時間的巨大挑戰(zhàn)。在早期,開發(fā)者為了驗證芯片設(shè)計是否符合預(yù)期目標(biāo),不得不依賴于耗時的仿真結(jié)果或是...
2024-04-02 標(biāo)簽:eda數(shù)字芯片FPGA開發(fā)板 685 0
fpga開發(fā)板與linux開發(fā)板區(qū)別
FPGA開發(fā)板與Linux開發(fā)板是兩種不同的硬件開發(fā)平臺,各自具有不同的特點和應(yīng)用場景。在以下的文章中,我將詳細(xì)介紹FPGA開發(fā)板和Linux開發(fā)板的區(qū)...
2024-02-01 標(biāo)簽:操作系統(tǒng)硬件Linux開發(fā)板 2461 0
如何設(shè)計并實現(xiàn)一個基于FPGA的多功能信號發(fā)生器?
多功能信號發(fā)生器的原理框圖如圖所示。其中,CLKGEN是分頻器,提供的50MHz的主頻率進(jìn)行分頻,以得到滿足多功能信號發(fā)生器設(shè)計需要的時鐘頻率。
香蕉派 BPI-F2S FPGA開發(fā)板凌陽Sunplus Plus1(sp7021)芯片設(shè)計,512M RAM 和8G eMMC
香蕉派BPI-F2S 是 香蕉派團(tuán)隊和 凌陽科技首次合作開發(fā)的一款工業(yè)級應(yīng)用的開發(fā)板, 使用SP7021芯片設(shè)計.具有高性能,低功耗的特點; 內(nèi)嵌 Li...
目標(biāo)追蹤視覺方案推薦,基于C6678+Zynq-7045
創(chuàng)龍科技(Tronlong)為您推薦基于TI TMS320C6678 + Xilinx Zynq-7045的高速多路高清視頻采集處理平臺,采用DSP+F...
2021-09-07 標(biāo)簽:ZynqTMS320C6678FPGA開發(fā)板 1556 0
英特爾SmartNIC助力加速通信與網(wǎng)絡(luò)工作負(fù)載的方法介紹
英特爾? FPGA SmartNIC N6000-PL 平臺是第三代英特爾? SmartNIC,提供 2 個 100 GbE 端口。
2023-08-18 標(biāo)簽:收發(fā)器振蕩器以太網(wǎng)控制器 1453 0
AM62x GPMC并口如何實現(xiàn)小數(shù)據(jù)低時延的功能呢?
GPMC(General Purpose Memory Controller)是TI處理器特有的通用存儲器控制器接口,支持8/16bit數(shù)據(jù)位寬,支持1...
其實用FPGA做的示波器有很多,開源的相對較少,我們今天就簡單介紹一個使用FPGA做的開源示波器:
如果你曾看過VexRSICV的設(shè)計,對于從事邏輯設(shè)計的你會驚訝從未想過邏輯設(shè)計還能這么來做。
UART串口收發(fā)的原理與Verilog設(shè)計實現(xiàn)
串口是串行接口(serial port)的簡稱,也稱為串行通信接口或COM接口。串口通信是指采用串行通信協(xié)議(serial communication...
推出CXL,Intel是為了什么?聊聊數(shù)據(jù)中心另一個新技術(shù)CXL
在過去幾十年中,CPU一直是計算系統(tǒng)中的絕對核心,甚至連存儲、網(wǎng)絡(luò)等子系統(tǒng)的能力都是CPU說了算。
2023-08-11 標(biāo)簽:存儲器加速器NVIDIA技術(shù) 3036 0
Siemens的Calibre是業(yè)內(nèi)權(quán)威的版圖驗證軟件,被各大Foundry廠廣泛認(rèn)可。用戶可以直接在Virtuoso界面集成Calibre接口,調(diào)用版...
首先按照GitHub 說明在虛擬機(jī)上安裝依賴項,然后創(chuàng)建一個新的存儲庫目錄并克隆了 pico-SDK 和 XVC-Pico 項目。
2023-08-09 標(biāo)簽:Linux系統(tǒng)JTAG虛擬機(jī) 487 0
編寫 HDL 通常是 FPGA 開發(fā)中耗時最少的部分,最具挑戰(zhàn)性和最耗時的部分可能是驗證。根據(jù)最終應(yīng)用程序,驗證可能非常簡單,也可能非常復(fù)雜,簡單的話只...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |