完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > hdl
文章:184個 瀏覽:47471次 帖子:125個
如何進行FPGA設計開發(fā)FPGA設計的經(jīng)驗技巧說明
大學時代第一次接觸FPGA至今已有10多年的時間,至今記得當初第一次在EDA實驗平臺上完成數(shù)字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當時由于沒有接觸到...
Verilog Testbench怎么寫 Verilog Testbench文件的編寫要點
之前在使用Verilog做FPGA項目中、以及其他一些不同的場合下,零散的寫過一些練手性質(zhì)的testbench文件,開始幾次寫的時候,每次都會因為一些基...
數(shù)字 IC 設計是一個程序過程,涉及將規(guī)格和功能轉(zhuǎn)換為數(shù)字塊,然后進一步轉(zhuǎn)換為邏輯電路。許多與數(shù)字 IC 設計相關的限制來自代工工藝和技術(shù)限制。 ...
相信很多ICer們在Light芯片的過程中無論前后端都聽過DFT設計測試,DFT全稱Design for Test(即可靠性設計),眾所周知,測試的目的...
邏輯綜合是電子設計自動化(EDA)中的一個重要步驟,用于將高級語言或硬件描述語言(HDL)表示的電路描述轉(zhuǎn)換為門級電路的過程。
FPGA 的設計流程就是利用 EDA 開發(fā)軟件和編程工具對 FPGA 芯片進行開發(fā)的過程。原理圖和HDL(Hardware description la...
使用Vivado Block Design設計解決項目繼承性問題
使用Vivado Block Design設計解決了項目繼承性問題,但是還有個問題,不知道大家有沒有遇到,就是新設計的自定義 RTL 文件無法快速的添加...
今天給大俠帶來的是一周掌握FPGA Verilog HDL 語法,今天開啟第一天,下面咱們廢話就不多說了,一起來看看吧。
二十進制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點
節(jié)通過硬件描述語言Verilog HDL對二十進制編碼器的描述,介紹Verilog HDL程序的基本結(jié)構(gòu)及特點。
TOPIC公司創(chuàng)建基于賽靈思的開發(fā)板加速嵌入式開發(fā)
如果需要的話,客戶可以添加他們自己的濾波器到這個參考設計,按照Dyplo的設計流程,轉(zhuǎn)換成HDL代碼。
System Generator實現(xiàn)串口通信(一行HDL代碼都不用寫)
一直都在System Generator下做圖像處理相關的算法,感覺SysGen挺強大的,前幾天突發(fā)奇想,能否直接用SysGen實現(xiàn)數(shù)據(jù)的通信呢,畢竟一...
2017-02-10 標簽:HDL串口通信System Generator 2964 0
信號發(fā)生器能夠產(chǎn)生頻率波形可調(diào)的信號輸出,目前僅限于1Hz~4999Hz頻率范圍,波形可選擇三角波,方波,鋸齒波,以及正弦波。本系統(tǒng)在Basys3上構(gòu)建...
在SOC參數(shù)化設計中利用鄰域搜索算法進行功耗和自動參數(shù)優(yōu)化
片上系統(tǒng)( system on chip ,SOC) 已經(jīng)成為21世紀全球矚目的關鍵核心技術(shù)。 SOC 具有垂直整合的特性,并注重創(chuàng)新和創(chuàng)意,產(chǎn)品非常個...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |