在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

電子發燒友網技術文庫為您提供最新技術文章，最實用的電子技術文章，是您了解電子技術動態的最佳平臺。

• FPGA數字電路時序分析案例

  當觸發器或寄存器在時鐘上升沿到達時將D的值賦給Q，這個過程稱之為采樣（sampling）。當時鐘上升沿時，如果D是0或者1的穩定狀態，那么Q也會輸出一個穩定的對應值。...

  1486次閱讀 · 0評論 寄存器數字電路觸發器時序邏輯電路時序分析
  

• 基于FPGA的紅外遙控接收器模塊數據傳輸

  紅外遙控接收器模塊，非常簡單，也是由GND，VCC和數據三個引腳組成，通過杜邦線可以直接連接在FPGA的IO口上，產品細節如下...

  1035次閱讀 · 0評論 fpga紅外遙控紅外接收器遙控信號源
  

• 如何在FPGA上使用resizer IP來調整圖像的大小

  根據數字編號依次連接并點亮板卡，最后在板卡出現BTN0~BTN3同時點亮閃爍一次后為開機完成狀態。 3. 在筆記本電腦上配置網絡，使得無線網卡的上網功能與Pynq-Z2連接的以太網網口共享，以做到Pynq-Z2同時能夠上網。...

  728次閱讀 · 0評論 fpgaarm以太網圖像處理python
  

• 基于FPGA原型設計的SoC開發

  所有形式的原型都為驗證硬件設計和驗證軟件提供了強大的方法，模型或多或少地模仿了目標環境?；贔PGA的原型設計在項目的關鍵后期階段尤其有益。用戶有幾個原型設計選項根據他們的主要需求，可以選擇各種基于軟件和硬件的技術來原型他們的設計。...

  1382次閱讀 · 0評論 fpgaasicsoc芯片設計eda
  

• FPGA設計之Verilog中clk為什么要用posedge而不用negedge？

  Verilog是一種硬件描述語言，用于描述數字電路的行為和特性。在Verilog中，時鐘信號（clk）和線路是非常重要的，它用于同步電路中的各個模塊，確保它們在同一時刻執行。...

  5362次閱讀 · 0評論 同步電路FPGA芯片時鐘信號CLKVerilog語言
  

• FPGA+DSPs+ARM的數字信號處理系統對比

  信號處理系統一般不單單是模擬信號或者數字信號，一般兩者都會有。信號的處理關注的是信號以及信號所包含的信息的表示、變換及運算。...

  861次閱讀 · 0評論 dspfpgaarm數字信號處理信號處理
  

• 基于FPGA系統Register和Memory的復位

  首先我們的FPGA系統中有個feature是需要memory存儲一些配置條件，這個配置條件是軟件寫下來的。...

  822次閱讀 · 0評論 fpga寄存器MemoryASSERT

• 一文帶你了解FPGA有什么用

  真正意義上的第一顆 FPGA 芯片 XC2064 為 Xilinx 所發明，這個時間差不多比著名的摩爾定律晚 20 年左右，但是 FPGA 一經問世，后續的發展速度之快，超出大多數人的想象。...

  1258次閱讀 · 0評論 fpga集成電路數字信號處理RF可編程邏輯
  

• FPGA結構工作原理 FPGA與GPU的性能對比圖

  電子元器件是對各種電子元件和電子器件（半導體）的總稱。在生產加工時沒有改變原材料分子成分的產品稱為元件，在電路中無需加電源即可在有信號時工作，包括電阻、電容、電感等。器件是指在生產加工時改變了原材料分子結構的產品，包括分立器件、芯片等。...

  2037次閱讀 · 0評論 fpga電阻電子元器件電容電感
  

• FPGA如何抵抗單粒子效應？

  隨著工藝水平的提高，FPGA內核電壓逐步降低，器件的輻射總劑量承受能力會越來越高，因此對采用先進工藝的高性能FPGA來講，總劑量效應影響會相對減小。...

  2661次閱讀 · 0評論 fpga集成電路asic航天器
  

• FPGA設計中的模塊化設計

  模塊化設計是FPGA設計中一個很重要的技巧，它能夠使一個大型設計的分工協作、仿真測試更加容易，代碼維護或升級也更加便利。...

  1887次閱讀 · 0評論 FPGA設計CLK
  

• FPGA排序-冒泡排序(Verilog版)介紹

  仍然以8個8bit的數為例來介紹冒泡排序，因此數據的輸入和輸出位寬均為64bit(8*8bit)，使用valid信號來標識數據有效，整個實現采用流水線的方式。...

  3294次閱讀 · 0評論 fpga仿真器
  

• 快來看看用FPGA做的開源示波器（二）

  ScopeFun是一款經濟實惠、開源、一體化的儀器平臺。...

  1073次閱讀 · 0評論 fpga示波器USB接口頻譜分析儀任意波形發生器

• FPGA的基本組成和設計流程

  FPGA（Field Programmable Gate Array）是一種可編程邏輯器件，它是由大量的可編程邏輯單元（查找表、觸發器等）和可編程互連資源組成的。FPGA的靈活性和可重構性使其在數字系統設計中得到了廣泛應用。...

  1300次閱讀 · 0評論 fpga存儲器觸發器可編程邏輯器件

• 做好FPGA設計需要掌握哪些知識

  成為一名說得過去的FPGA設計者，需要練好5項基本功：仿真、綜合、時序分析、調試、驗證。...

  1054次閱讀 · 0評論 fpgaFPGA設計仿真時序分析

• FPGA浮點IP內核究竟有哪些優勢呢？

  最近出現的 FPGA設計工具和 IP有效減少了計算占用的資源，大大簡化了浮點數據通路的實現。而且，與數字信號處理器不同...

  1115次閱讀 · 0評論 dspFPGA設計乘法器MATLAB仿真數字信號處理器
  

• 基于FPGA的原型設計對系統級驗證的適用性

  驗證SoC困難的部分原因是它的狀態依賴于許多變量，包括它以前的狀態、輸入序列和SoC輸出的更廣泛的系統效應（和可能的反饋）。 以實時連接到系統其他部分的速度運行SoC設計，可以讓我們能夠看到實時條件、輸入和系統反饋發生變化時的即時影響。...

  919次閱讀 · 0評論 fpga顯示器HDMI接口soc
  

• 基于FPGA做的開源示波器/邏輯分析儀/頻譜儀/波形發生器設計

  ScopeFun是一款經濟實惠、開源、一體化的儀器平臺。...

  2250次閱讀 · 0評論 示波器USB接口MSPSFFT任意波形發生器

• 求一種基于FPGA時間數字轉換(TDC)設計方案

  時間數字轉換(Time-to-Digital Converter,TDC)是一種用來測量時間的電路，它將連續的時間信號轉換為數字信號，從而實現時間測量的數字化。...

  5190次閱讀 · 0評論 fpgaFPGA設計寄存器時鐘TDC時鐘信號時鐘相移
  

• 如何實現一種基于FPGA全數字高碼率QPSK調制設計？

  調制信號的符號速率達到500Mbps，根據奈奎斯特采樣定理，DA的采樣頻率采用2Gbps。...

  2734次閱讀 · 0評論 濾波器FPGA設計調制解調器QPSKMATLAB仿真
  
首頁上一頁56789下一頁末頁