晶振是個大家族，除了簡單封裝時鐘振蕩器(SPXO) 外，更有壓控晶體振蕩器（VCXO）、溫補晶體振蕩器（TCXO）、恒溫晶體振蕩器（OCXO），以及數字補償晶體振蕩器（MCXO或DTCXO），每種類型都有獨特的性能，例如相位噪聲和抖動(jitter)這兩個指標。
2022-06-21 08:48:10
6936 
本文介時鐘頻率概念及其對系統性能的影響，并在電路板級、芯片級和單元模塊級分別提供了減小相位噪聲和抖動的有效方法。
2012-03-10 09:55:234544 
作為最重要的設計參數之一，選擇環路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合抖動的最優環路帶寬BWJIT也是數據轉換器時鐘等許多時鐘應用的最佳選擇。如果BWJIT并非最佳選擇，首先要做的仍是尋找最優環路帶寬。
2016-07-18 14:24:0410327 
在本文中，我們將討論抖動傳遞及其性能，以及相位噪聲測量技術的局限性。 時鐘抖動和邊沿速率 圖1顯示了由一個通用公式表述的三種波形。該公式包括相位噪聲項(t)和幅度噪聲項(t)。對評估的三個頻率來說
2018-03-28 09:18:117243 
在所有器件特性中，噪聲可能是一個特別具有挑戰性、難以掌握的設計課題。本文主要介紹時鐘噪聲對于高速DAC相位噪聲的影響。
2022-07-28 09:35:18933 相位噪聲轉換到抖動的基本思想就是對相位噪聲曲線進行積分。
2023-10-30 16:06:011025 
John Johnson 德州儀器 在本文中，我們將討論抖動傳遞及其性能，以及相位噪聲測量技術的局限性。 時鐘抖動和邊沿速率 圖1顯示了由一個通用公式表述的三種波形。該公式包括相位噪聲項“φ(t
2018-09-19 11:47:50
在本文中，我們將討論抖動傳遞及其性能，以及相位噪聲測量技術的局限性。 時鐘抖動和邊沿速率 圖1顯示了由一個通用公式表述的三種波形。該公式包括相位噪聲項“φ(t)”和幅度噪聲項“λ(t)。對評估的三個
2022-11-23 07:59:49
的時鐘發生器件的選擇上往往少有考慮。目前市場上有性能屬性大相徑庭的眾多時鐘發生器。然而，如果不慎重考慮時鐘發生器、相位噪聲和抖動性能，數據轉換器、動態范圍和線性度性能可能受到嚴重的影響。本文將詳細討論
2018-10-18 11:29:03
系統設計師通常側重于為應用選擇最合適的數據轉換器，在向數據轉換器提供輸入的時鐘發生器件的選擇上往往少有考慮。然而，如果不慎重考慮時鐘發生器的相位噪聲和抖動性能，數據轉換器動態范圍和線性度性能可能受到嚴重的影響。
2019-07-30 07:57:42
很多人都知道，抖動（這是時鐘邊沿不確定性）是不好的現象，其不僅可導致噪聲增加，而且還會降低數據轉換器的有效位數 (ENOB)。例如，如果系統需要 100MHz 14（最小值）位的 ENOB，我們
2022-11-21 07:26:27
作者：Richard Zarr很多人都知道，抖動（這是時鐘邊沿不確定性）是不好的現象，其不僅可導致噪聲增加，而且還會降低數據轉換器的有效位數 (ENOB)。例如，如果系統需要 100MHz 14
2018-09-13 14:18:06
經常容易搞錯AM，FM或PM，他們很難區分呢？時鐘相位噪聲圖中的雜散信號為什么會影響時鐘的總抖動？
2021-03-05 08:06:14
都受到重視。3、相位噪聲與抖動 相位噪聲和抖動是對同一種現象的兩種不同的定量方式。在理想情況下，一個頻率固 定的完美的脈沖信號(以1MHz為例)的持續時間應該恰好是1微秒，每500ns有一個跳 變沿
2017-10-09 10:44:20
我正在使用E5052B信號源分析儀來獲取相位噪聲數據，載波頻率為20.460802MHz，頻率范圍為1Hz至5MHz。我試圖將導出為.csv文件的相位噪聲數據轉換為RMS抖動（弧度），但是我在整個
2018-10-10 17:50:29
振蕩器的貢獻。圖4b. 使用互相關方法測量DDS殘余相位噪聲。圖4b顯示的是使用互相關相位噪聲分析的方法。這種情況下，DDS2和DDS3可以用于將時鐘貢獻轉換到測量的LO端口，在互相關算法中去除它們
2018-10-17 10:57:21
不能滿足抖動值，可以使用這個器件嗎？我使用下面的鏈接將相位噪聲轉換為抖動值.http：//www.changpuak.ch/電子/ phase_noise_jitter_conversion.php
2020-06-08 15:30:33
什么是抖動？抖動的引發因素是什么？什么是相位噪聲？ 相位噪聲的引發因素是什么？
2021-05-20 06:25:28
一、什么是相位噪聲？ 相位噪聲表示在波形的頻域中，由相位（頻率）的快速，短期，隨機波動組成。這是由時域不穩定性（抖動）引起的。 確保不要將相位噪聲與抖動混淆。抖動 是一種描述晶振在時域
2021-03-15 14:13:57
表示。抖動分為確定性和隨機性抖動。確定性抖動是可識別的干擾信號造成的，這種抖動的幅度有限。總抖動的構成如下：在時域中，噪聲是非周期的函數。而傅里葉分析可以把此函數分解成多個正弦周期的函數，如下。相位噪聲
2020-06-10 17:38:08
關于有源晶振的相位抖動和相位噪音
在通信網絡、無線傳輸、ATM和SONET等高速系統中，時鐘或振蕩器波形的時序誤差會限制一個數字I/O接口的最大速率。不僅如此，它還會導致通信鏈路的誤碼率增大，甚至
2023-12-14 09:19:08
DC1795A，用于LTC6950的演示板，具有時鐘分配的1.4GHz低相位噪聲，低抖動PLL。演示電路1795A采用具有時鐘分配的LTC6950,1.4 GHz低相位噪聲，低抖動PLL。為了便于
2019-02-25 09:55:24
時鐘頻率的不斷提高使相位噪聲和抖動在系統時序上占據日益重要的位置。本文介其概念及其對系統性能的影響，并在電路板級、芯片級和單元模塊級分別提供了減小相位噪聲和抖動的有效方法。
2019-06-05 07:13:30
隨著數據轉換器的速度和分辨率不斷提升，對具有更低相位噪 聲的更高頻率采樣時鐘源的需求也在不斷增長。時鐘輸入面臨 的積分相位噪聲（抖動）是設計師在設計蜂窩基站、軍用雷達 系統和要求高速和高性能時鐘信號
2019-10-31 08:00:00
于相位噪聲、鎖定時間或雜散卻并非如此。表1給出了環路帶寬對這些性能指標的影響的大致參考。 性能指標最優帶寬備注抖動BWJIT最優值一般為BWJIT。在低集成限制更高的一些情況下，有時較窄的環路帶寬實際上效果更好。鎖定時間無限VCO鎖定時間隨著環路帶寬的增加而提高，但有時會受到VCO校準時間…
2022-11-16 07:56:45
本文針對全方位的信號路徑系統中的高速全差分運放及高頻寬14位模擬/數字轉換器的隨機及固定時鐘抖動，具體分析、研究了超低噪聲兼時鐘抖動濾除技術。研究選用雙級聯PLLatinum架構，配置高性能壓控振蕩器(VCXO)，很好地實現了降噪和時鐘抖動濾除的作用。
2019-07-05 07:47:46
什么是抖動和相位噪聲？如何區分抖動和相位噪聲？
2021-03-11 07:03:13
如何計算包含抖動衰減器的噪聲源時鐘樹的總抖動？希望同時還將有測量和相關數據表的示例來詳細說明一下，謝謝了
2021-03-05 07:34:18
。到現在為止，我使用那個振蕩器為我的PS計時。我使用Fabric Clock0以100 MHz（通過PLL）為PL提供時鐘。在PL中，時鐘被分頻以產生2MHz時鐘使能信號，該信號又用于控制模擬數字轉換
2020-08-19 06:09:57
高信噪比=低ADC孔徑抖動嗎？在設計中，為了避免降低ADC的性能，工程師一般會采用抖動極低的采樣時鐘。然而，用于產生采樣時鐘的振蕩器常常用相位噪聲而非時間抖動來描述特性。那么，有木有方法將振蕩器相位噪聲轉換為時間抖動呢？
2019-08-13 06:27:54
隨著通信系統中的時鐘速度邁入GHz級，相位噪聲和抖動這兩個在模擬設計中十分關鍵的因素，也開始在數字芯片和電路板的性能中占據日益重要的位置。在高速系統中，時鐘或振蕩器波形的時序誤差會限制一個數字I/O
2009-10-13 17:23:19
本期我將討論在測量較低時鐘頻率的相位噪聲和相位抖動時出現的一個非常常見的問題。在所有條件相同的情況下，我們通常期望分頻的低頻時鐘產生比高頻時鐘更低的相位噪聲。在數量上，你可能會記得這是20log（N
2021-06-24 07:30:00
是通過量化分析來闡明如何圍繞高速數模轉換器中的相位噪聲貢獻進行設計。本文旨在獲得一種"一次成功"的設計方法，即設計不多不少，剛好滿足相位噪聲要求。
2019-07-24 07:55:00
輸出的相位噪聲，如圖3所示。此過程可以視作各相繼離散值與一個矩形函數相乘，其時序由時鐘定義。在頻域中，乘法轉換為卷積運算。結果，期望的頻譜被時鐘相位噪聲所破壞，如圖4所示。但是，確切的關系并不是顯而易見
2018-10-17 10:22:55
轉換為卷積運算。結果，期望的頻譜被時鐘相位噪聲所破壞，如圖4所示。但是，確切的關系并不是顯而易見的。下面將給出簡明推導。圖3.時鐘與相位噪聲的相關性圖4.相位噪聲卷積獲取時鐘和輸出的時間快照，圖5顯示
2017-05-10 14:39:39
DDS輸出的相位噪聲與其時鐘的相位噪聲之間的關系是什么？
2018-08-19 06:03:30
作為最重要的設計參數之一，選擇環路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合抖動的最優環路帶寬BWJIT也是數據轉換器時鐘等許多時鐘應用的最佳選擇。如果BWJIT并非最佳選擇，首先要
2018-08-29 16:02:55
隨著支持直接IF采樣的更高分辨率數據轉換器的上市，系統設計師在選擇低抖動時鐘電路時，需要在性能/成本之間做出權衡取舍。許多用于標定時鐘抖動的傳統方法都不適用于數
2010-11-27 17:12:46
32 有若干因素會對隨機時序抖動產生影響，其中包括相位噪聲、寬帶噪聲、雜散信號、壓擺率、帶寬。本文探究了這些噪聲源，同時給出了把噪聲轉換為時序抖動的公式。
2006-05-07 13:16:39660 相位噪聲和抖動的概念及其估算方法
時鐘頻率的不斷提高使相位噪聲和抖動在系統時序上占據日益重要的位置。本文介其概念及其對系統性能的影
2009-12-27 13:30:212174 
模數和數模轉換器采樣時鐘內的抖動會對可實現的最大信噪比造成限制（參見參考文獻部分van de Plassche著《集成模數和數模轉換器》）。本應用筆記闡述了相位噪聲和抖動的定義，繪制
2011-11-24 14:31:5575 如果明智地選擇時鐘，一份簡單的抖動規范幾乎是不夠的。而重要的是，你要知道時鐘噪聲的帶寬和頻譜形狀，才能在采樣過程中適當地將它們考慮進去。很多系統設計師對數據轉換器
2012-05-08 15:29:0047 本文根據光纖接入數位中頻系統的時鐘使用情況，分析時鐘抖動對類比數位轉換器（ADC）和相位鎖定回路（PLL）性能影響的塬理，包括相位鎖定回路基本原理和相位雜訊優化方式，最后提出采用雙相位鎖定回路完成去抖和時鐘分發的解決方案。
2013-02-26 14:13:061354 
采樣時鐘抖動可對高性能ADCs信噪比性能的災難。雖然信噪比和抖動之間的關系是眾所周知的，但是大多數振蕩器都是根據相位噪聲來指定的。
2017-08-03 10:57:3313 了接收機的整體性能。在A/D 轉換過程中引入的噪聲來源較多，主要包括熱噪聲、ADC 電源的紋波、參考電平的紋波、采樣時鐘抖動引起的相位噪聲以及量化錯誤引起的噪聲等。除由量化錯誤引入的噪聲不可避免外，可以采取許多措施以減小到達 ADC 前
2017-11-27 14:59:2017 數模轉換器中的相位噪聲貢獻進行設計。本文旨在獲得一種一次成功的設計方法，即設計不多不少，剛好滿足相位噪聲要求。
2018-03-08 11:37:0210 時鐘接口閾值區間附近的抖動會破壞ADC的時序。例如，抖動會導致確定性抖動由干擾引起，會通過某些方式使閾值發生偏移，通常受器件本身特性限制。查看時鐘信號噪聲通常有三種途徑：時域、頻域、相位域。
2018-03-12 13:39:3321588 實際信號的很復雜，可能既有隨機抖動成分(RJ)，也有不同頻率的確定性抖動成分(DJ)。確定性抖動可能由于碼間干擾或一些周期性干擾引起，而隨機 抖動很大一部分來源于信號上的噪聲。
2018-03-30 08:44:5713267 
本文針對全方位的信號路徑系統中的高速全差分運放及高頻寬14位模擬/數字轉換器的隨機及固定時鐘抖動，具體分析、研究了超低噪聲兼時鐘抖動濾除技術。
2018-05-30 09:00:005165 
仔細觀察某個采樣點，可以看到計時不準（時鐘抖動或時鐘相位噪聲）是如何形成振幅變化的。由于高 Nyquist 區域（例如，f1 = 10 MHz 到 f2 = 110 MHz）欠采樣帶來輸入頻率的增加，固定數量的時鐘抖動自理想采樣點產生更大數量的振幅偏差（噪聲）。
2018-05-14 08:51:403 該應用報告提出了在TI儀器上的CDCE72010抖動清理器和同步器PLL器件上獲取的相位噪聲數據。CDCE72010的相位噪聲性能取決于基準時鐘、VCXO時鐘和CDCE72010本身的相位噪聲。該應用報告顯示了幾個最流行的CDMA頻率的相位噪聲性能。此數據有助于用戶為特定應用選擇正確的時鐘解決方案。
2018-05-15 10:58:537 本文介紹了一種通過單邊帶來估計時鐘源的相位噪聲的通用公式。載波比（SSCR），振蕩周期的周期抖動。該鏈接允許無縫聚合。
外部時鐘源相位噪聲，通常以dBC/Hz給出，與片上時鐘同步電路的相位穩定
2018-05-16 17:56:545 凌力爾特公司 （Linear Technology Corporation） 推出低相位噪聲整數 N 合成器內核 LTC6950，該產品具超低抖動時鐘分配輸出電路。LTC6950 非常適用于產生
2018-09-07 16:04:00808 如果一個時鐘的載波頻率下降了N倍，那么我們預計相位噪聲會減少20log（N）。例如，每個除以因子2的除法應該導致相位噪聲減少20log（2）或大約6dB。這里的主要假設是無噪聲的傳統數字分頻器。
2018-09-28 08:14:0010038 
時鐘設計人員通常會提供一個相位噪聲，但不提供抖動規格。相位噪聲規格可以轉換為抖動，首先確定時鐘噪聲，然后通過小角度計算將噪聲與主時鐘噪聲成分進行比較。相位噪聲功率通過計算圖9中的灰色區域積分得出。
2019-08-20 11:06:537787 
時鐘抖動性能主題似乎是時鐘，ADC和電源的當前焦點供應廠家。理由很清楚;時鐘抖動會干擾包括高速ADC在內的數字電路的性能。高速時鐘可以對它們所接收的功率的“清潔度”非常敏感，盡管量化關系需要一些努力。
2019-09-14 11:24:007712 
相對應，彼此之間又有著怎樣的數學關系，這些疑問都將在文中找到答案。 1.相位噪聲與時間抖動概述 相位噪聲通常是針對CW信號而言的，是表征信號頻譜純度的非常重要的參數，衡量了信號頻率的短期穩定度。相位噪聲是頻域的參數
2020-10-26 09:48:333154 
相對應，彼此之間又有著怎樣的數學關系，這些疑問都將在文中找到答案。 1.相位噪聲與時間抖動概述 相位噪聲通常是針對CW信號而言的，是表征信號頻譜純度的非常重要的參數，衡量了信號頻率的短期穩定度。相位噪聲是頻域的參數
2020-11-11 12:09:113177 數模轉換器中的相位噪聲貢獻進行設計。本文旨在獲得一種“一次成功”的設計方法，即設計不多不少，剛好滿足相位噪聲要求。從一塊白板開始，首先將 DAC 視作一個模塊。噪聲可能來自內部，因為任何實際元器件都會產生某種噪聲；也可能
2020-11-19 15:35:0011 MT-008: 將振蕩器相位噪聲轉換為時間抖動
2021-03-20 10:51:093 AN-1067: 相位噪聲和抖動的功率譜密度：理論、數據分析和實驗結果
2021-03-20 18:19:308 電子發燒友網為你提供測量較低時鐘頻率的相位噪聲和相位抖動資料下載的電子資料下載，更有其他相關的電路圖、源代碼、課件教程、中文資料、英文資料、參考設計、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-03-27 08:40:3710 在許多高端通信應用中都會使用到晶振，為了更好地保證設備高效使用，消除相位噪聲來保持電子RF電路中強大的頻率穩定性非常重要。對于雷達系統中的精確瞄準和其他通信系統中的頻譜純度而言，尤其如此。讓我們深入研究一下晶振相位噪聲和抖動的含義。這將幫助您更好地了解為什么降低系統的相位噪聲非常重要。
2021-03-27 11:27:5921316 
電子發燒友網為你提供為什么雜散會帶來額外抖動？時鐘相位噪聲測量解析資料下載的電子資料下載，更有其他相關的電路圖、源代碼、課件教程、中文資料、英文資料、參考設計、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-02 08:55:375 電子發燒友網為你提供相位噪聲處理：時鐘抖動或結束時鐘抖動的最佳方法是什么？資料下載的電子資料下載，更有其他相關的電路圖、源代碼、課件教程、中文資料、英文資料、參考設計、用戶指南、解決方案等資料，希望可以幫助到廣大的電子工程師們。
2021-04-04 08:49:0626 LTC6950：1.4 GHz低相位噪聲、低抖動鎖相環，帶時鐘分布數據表
2021-04-19 12:13:043 將振蕩器相位噪聲轉換為時間抖動
2021-04-30 12:12:513 。
?
時鐘抖動和邊沿速率
?
圖1顯示了由一個通用公式表述的三種波形。該公式包括相位噪聲項“φ(t)”和幅度噪聲項“λ(t)。對評估的三個頻率來說，φ(t)=0和λ(t)是個偽隨機函數，該函數為每個
2021-11-23 10:34:251091 每當介紹相位噪聲測試方案時，都會提到時間抖動，經常提到二者都是表征信號短期頻率穩定度的參數，而且是頻域和時域相對應的參數。正如題目所示，相位噪聲與時間抖動有著一定的關系，那么相噪是與哪種類型的抖動相對應，彼此之間又有著怎樣的數學關系，這些疑問都將在文中找到答案。
2022-04-19 15:27:052450 發現抖動、相位噪聲、鎖定時間或雜散問題？請檢查鎖相環的環路濾波器帶寬
2022-11-02 08:16:2415 時鐘抖動使隨機抖動和相位噪聲不再神秘
2022-11-07 08:07:294 在設計中使用超快速數據轉換器的高速應用通常需要非常干凈的時鐘信號，以確保外部時鐘源不會對系統的整體動態性能產生不需要的噪聲。因此，選擇合適的系統組件至關重要，這有助于產生低相位抖動時鐘。以下應用筆記可作為選擇合適的元件的寶貴指南，以設計適用于超快速數據轉換器的基于PLL的低相位噪聲時鐘發生器。
2023-02-25 10:50:482307 
采用PLL的時鐘發生器廣泛用于網絡設備中，用于生成高精度和低抖動參考時鐘或保持同步網絡操作。大多數時鐘振蕩器使用理想、干凈的電源給出其抖動或相位噪聲規格。然而，在實際的系統環境中，電源可能會因板載開關電源或嘈雜的數字ASIC而受到干擾。為了在系統設計中實現最佳性能，了解這種干擾的影響非常重要。
2023-03-08 15:33:00897 
抖動和相位噪聲是晶振的非常重要指標，本文主要從抖動和相位噪聲定義及原理出發，闡述其在不同場景下對數字系統、高速串行接口、數據轉換器和射頻系統的影響。 1.?抖動和相位噪聲 1.1.?抖動
2023-03-10 14:54:32658 
抖動和相位噪聲是晶振的非常重要指標，本文主要從抖動和相位噪聲定義及原理出發，闡述其在不同場景下對數字系統、高速串行接口、數據轉換器和射頻系統的影響。
2023-03-26 09:09:11693 
相位噪聲與時間抖動貌似毫不相干，但卻是形影不離的，都是描述信號頻率穩定性的參數，只是切入的角度不同。
2023-04-12 09:19:36863 作為最重要的設計參數之一，選擇環路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合抖動的最優環路帶寬BWJIT也是數據轉換器時鐘等許多時鐘應用的最佳選擇。如果BWJIT并非最佳選擇，首先要做的仍是尋找最優環路帶寬。
2023-04-12 10:32:171950 
理想值附近的一個范圍內，從而造成相鄰的時鐘邊沿存在偏差。在時序分析時，時鐘抖動是一個重要的因素。多種因素會導致時鐘抖動，包括PLL回路噪聲、電源紋波、熱噪聲以及信號之間的串擾等。
2023-06-09 09:40:501128 
數模轉換器中的相位噪聲貢獻進行設計。本文旨在獲得一種"一次成功"的設計方法，即設計不多不少，剛好滿足相位噪聲要求。
2023-06-16 17:53:271176 
這是為數不多的跨越圍欄是有利的情況之一。目前市面上的許多時鐘產品都指定器件的相位噪聲，而不指定抖動。讓我們來看看如何從相位噪聲變為抖動。然后，我們將能夠預測具有一定抖動的ADC的SNR。一個例子將不得不等待，因為我在這里只有這么多空間。現在讓我們專注于數學。下圖顯示了我們如何根據時鐘源的相位噪聲計算抖動。
2023-06-30 16:58:01566 
噪聲和時間抖動的含義以及它們之間的關系。 一、時間抖動 時間抖動是指信號的相位相對于一組參考信號的期望相位的偏差。它可以由以下數學公式表示： $t_j = \frac{\phi_j}{2 \pi f_c}$ 其中，$t_j$表示第$j$個采樣點的時間偏移；$\phi_j$是
2023-10-20 15:08:11561 相位噪聲和抖動是對時鐘頻譜純度的兩種表述形式，一個是頻域一個是時域，從原理上來說，它們是等效的。
2023-10-30 16:02:46687 
電子發燒友網站提供《一種簡單的方法來將振蕩器相位噪聲轉換為時間抖動.pdf》資料免費下載
2023-11-23 15:15:310 相位抖動是從哪來的？通信中有哪些抖動？ 相位抖動是指信號在傳輸過程中產生的相位變化，導致信號的相位偏離理想值的現象。它是由多種因素引起的，包括時鐘不準確、傳輸介質不穩定、信號傳輸路徑不確定等。 時鐘
2024-01-25 15:29:28173 相位噪聲定義 相位噪聲來源 相位噪聲對信號的影響 抖動定義、來源及其對信號的影響 什么是相位噪聲和抖動？它們之間有何聯系？ 相位噪聲是指信號的相位隨時間發生的隨機變化。它的來源可以是各種各樣的因素
2024-01-29 13:54:34230 相位噪聲與時間抖動有何關系？如何測試時間抖動？ 相位噪聲和時間抖動在信號處理中是兩個非常重要的概念。它們都是衡量信號或系統的穩定性和準確性的指標。雖然它們在一些方面是相關的，但它們也有一些不同之處
2024-01-31 09:29:00139 AnaPico公司的APPH系列相噪分析儀以-190dBc/Hz的本底噪聲和小于5fs本底抖動而具有極高的靈敏度，能夠以高于時域抖動的靈敏度測量頻域中的相位噪聲并及其便利的轉換為對應
2024-03-12 15:18:09
電子發燒友App
工商網監
評論