日前，德州儀器 （TI） 宣布推出業界最全面的無線基礎設施片上系統 （SoC），該 SoC 綜合采用一系列理想的處理元件，可充分滿足超高容量小型蜂窩基站與宏基站的各種需求。TI 可擴展型 TMS320TCI6636 具有突破性性能及容量擴展特性，同時支持 3G 及 4G 覆蓋。

　　圖 TCI6636優化的宏基站設計

　　TCI6636 基于 TI 最新可擴展型 KeyStone II 多內核架構。與 TI 40nm KeyStone 多內核 DSP 和片上系統 （SoC） 相比，KeyStone II 器件可為開發人員提供兩倍以上的容量和性能，并可大幅改善功耗性能比。TI KeyStone II 架構可為 TeraNet、多內核導航器以及多內核共享存儲控制器 （MSMC） 等 SoC 結構組件提供容量擴展。這種擴展使開發人員能夠充分利用 ARM RISC 內核、DSP 內核以及增強型AccelerationPacs 等所有處理組件的功能。通過添加四通道 ARM Cortex -A15 集群，KeyStone II 中的 RISC 處理能力獲得了大幅提升，在實現超高性能的同時，功耗僅為傳統 RISC 內核的一半。這種巨大的性能突破將幫助開發人員構建出高性能的“綠色”網絡基礎設施設備。

　　KeyStone II 最初針對即將推出的面向無線基礎設施應用的 28nm 器件。這種架構不僅可提供豐富的硬件 AccelerationPacs，實現多標準層一基帶功能，而且還能為層二、層三以及傳輸功能提供更高的網絡和安全加速性能。

　　AccelerationPacs專門針對自動化操作而精心設計，能夠最大限度減少DSP或 ARM內核的干預，進而減少時延。此外，Keystone II的多內核導航器也得到了增強，可提供 16K硬件隊列、100萬個描述符和內置硬件智能，用以實現調度及負載平衡。該架構包含具有2.8Tbps交換容量的增強型共享存儲器控制器，可實現對共享內、外部存儲器的低時延存取，另其還采用2.2Tbps TeraNet 交換結構，能在所有片上處理元件和資源之間實現業界領先的無阻塞數據移動。上述特性相結合，可為異構網絡解決方案帶來全面的多內核增強性。

　　TCI6636采用業界首批速度最快的四核 ARM Cortex -A15 RISC 處理器，為開發人員帶來超過兩倍的容量及超高性能的同時，功耗僅為傳統 RISC 內核的一半。此外，該產品還采用 28nm 芯片工藝技術，集成 8 個 TI TMS320C66x 定點及浮點 DSP 內核，以及增強型數據包、安全與無線 AccelerationPacs 等一系列處理元件。上述這些處理組件與現場驗證的層一、層二、層三和傳輸處理功能以及運維與控制處理功能完美結合在一起，可顯著降低系統成本與功耗，從而開發出經濟高效的綠色環保型基站。

　　TCI6636 還提供功能齊全的數據包與安全處理技術，相當于一個宏基站控制器，不僅能夠支持多領域宏基站，而且還可取代昂貴而耗電的網絡處理器。對目前使用 TI TMS320TCI6618 SoC 等基帶處理器的網絡運營而言，TCI6636 可作為配合協處理器的控制器。

　　通常夜間網絡負載會降低，這時基帶 SoC 不用的容量就會處于斷電的“夜間模式”，而 TCI6636 則控制包括基帶處理負載在內的整個負載。一旦進入夜間模式，TCI6636 會讓宏基站功耗降至新低，并執行傳統網絡處理器的所有傳輸網絡終端以及數據包和安全處理功能，以及所有運維功能。TCI6636 內置以太網、SRIO 和天線交換功能，能進一步降低系統級功耗和材料清單成本，從而為用戶帶來高性能，為運營商降低資本支出和運營成本。

　　TCI6636 與 TI 整個 KeyStone 多內核產品系列以及 TMS320C64x DSP 系列代碼兼容，可確保 TI 客戶此前所做的所有軟件投資都能重復利用。這種高靈活性也使得基站制造商能夠以更低成本和功耗在更短時間內開發出豐富的產品系列。