2022年，集成電路半導體行業最熱的頭條是“EDA被全面封鎖”。如何突破EDA封鎖，成為行業發展的關鍵詞，也是群體焦慮。在全球市場，有人比喻EDA是“芯片之母”，如果沒有了芯片，工業發展和社會進步將處處受制，EDA的重要性也上升到了戰略性高度。盡管國際封鎖形勢嚴峻，但睿智的中國科技人擅于把危機化為機會，從《加快自動研發應用，讓工業軟件不再卡脖子》，到《破解科技卡脖子要打好三張牌》，即一要打好“基礎牌”，提升基礎創新能力；二要打好“應用牌”，加強對高精尖國貨的應用；三是要打好“人才牌”，讓人才留得住、用得上、有發展……，各種政策、舉措和實際行動，處處彰顯了我們中國科技的發展韌性。

上次我們回顧了器件在“亞閾值”的行為。關于閾值電壓本身，有一個非常重要的行為叫做 Vt roll-off。

圖：Vt roll-off 示意圖。引自S.Sze Semiconductor Devices Physics and Technology

Vt roll-off核心是（同一個工藝節點下面）閾值電壓與柵長之間的關系。當溝道長度比較長的時候，Vt值是比較穩定的。隨著溝道長度的減小，閾值電壓會下降（對于PMOS而言是絕對值的下降）。結合上周我們討論的，由于Swing的限制，當閾值電壓不夠高時。Ion與Ioff比將會變得不可接受。 ? ?至于要探究為何閾值電壓會隨著溝道長度的變化而變化，這就需要請出我們第一篇介紹的能帶結構。 ? ?如下圖所示，這是一個長溝道器件的導帶底示意圖。左端是源極，右端是漏極，中間是溝道。 ?

長溝道器件柵壓為零時導帶示意

盡管漏極的位置更低，但由于溝道勢壘的存在，在源極的電子沒有辦法自然流到漏極中去。而被攔在溝道之外。 ? ?而當柵極施加的電壓達到閾值電壓時，溝道與源極之間的勢壘大大降低了，這使得相當一部分在源極的電子可以躍上這個勢壘，并且順勢流到溝道處。這便是我們看到的MOS管開始導通。 ?

長溝道器件柵壓在Vt時導帶示意

事實上，漏極處電勢的“斜坡”會影響到溝道區。當溝道比較長的時候，有足夠的緩沖區來容納這個“斜坡”，最終過度到自然的能帶位置 。而當溝道比較短時，還不足以釋放漏極的效應，便又遇到了源極。這樣帶來的結果便是，短溝道器件的溝道勢壘要比長溝道的低。 ?

短溝道器件導帶示意 ? ?自然而然地，在柵極上施加一個小得多的電壓，便足以讓電子流到漏極。表現在roll-off曲線上，就是從某個臨界點開始，溝道越短，Vt越低。 ? ?從物理的角度來看，Vt?Roll-off是不可避免的，因為這是MOS結構本身的特征，但是從器件特性的角度，必須要認識，控制Vt?Roll-off以保證器件可以達到設計的性能。

出于這個目的，我們可以進一步地分解器件結構。

圖：MOS器件Vt影響示意圖。引自 Chenming Hu Modern Semiconductor Device for Integrated Circuits

在上圖當中，核心參數是兩個電壓：漏極電壓Vds，柵極電壓Vgs。和兩個電容：柵介質電容Coxe，溝道與漏極等效綜合電容Cd。

可以明顯看出在這個電容串聯結構當中，溝道處的電勢是由兩個電壓兩個電容共同決定的。當溝道很長時，Cd很小，Vds對于溝道電勢的影響很小。而隨著溝道尺寸減小，漏極越來越近。Cd越來越大，Vds則會明顯干涉到溝道處的電勢。即更小的Vgs也足以打開溝道的反型層開關，即閾值電壓減小。 ? ?經過一系列近似和推導，我們可以得到以下關系： ?

當L遠遠大于Id時，減號后面的一項趨于零。即是歲月靜好的長溝道模型。閾值電壓表示靜靜地躺平。當L與Id可以比擬時，閾值電壓開始“卷”了起來。而當L比Id還要小時，閾值電壓失控，整個晶體管無法關斷，失去功能。 ? ?從器件設計的角度，我們必須要保證L大于幾倍的Id，才能得到可以使用的晶體管。而對Id進行分解，它與柵介質厚度，耗盡層寬度和結深正相關。因此當設計更高密度的器件時，我們不僅要把橫向的溝道長度縮短，在縱向上，還需要更小的柵介質層和更淺的結深。

編輯：黃飛

?