在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

淺談LVDS、CML、LVPECL三種差分邏輯電平之間的互連

454398 ? 來源:賽靈思中文社區 ? 作者:賽靈思中文社區 ? 2020-12-20 11:39 ? 次閱讀

本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。由于篇幅比較長,分為兩部分:第一部分是同種邏輯電平之間的互連,第二部分是不同種邏輯電平之間的互連。

下面詳細介紹第一部分:同種邏輯電平之間的互連。

輸入
CML PECL LVDS
輸出 CML √直流、交流耦合 √直流、交流耦合
PECL √直流、交流耦合 √直流、交流耦合 √直流、交流耦合
LVDS √直流、交流耦合 √直流、交流耦合

1、LVDS到LVDS的連接

1.1、直流匹配
LVDS直接是可以直接連接的,不論是2.5V還是3.3V,無非是否在外部再放一個100歐姆匹配電阻。端接電阻要靠近接收端輸入引腳?。。?/p>

o4YBAF9uHGqAdJSLAAA0uwQS8bA809.png

內置100Ω端接電阻的連接方式

o4YBAF9uHGuABoF3AAA3LSvor7s050.png

外接100Ω端接電阻的連接方式

1.2、交流匹配
如果接收器輸入端內置直流偏置,交流匹配也就是帶不帶100歐姆匹配的問題。

pIYBAF9uHGyAWBJ9AAAzEMcgWlI941.png

內置100Ω端接電阻的連接方式

o4YBAF9uHG2ARIOmAAA6INw2ba0487.png

外接100Ω端接電阻的連接方式

如果芯片沒有內置直流偏置電壓,就需要外接電阻到參考電壓(1.2V)。為了支持傳輸線上的長0和長1數據序列,耦合電容的值不能太小,一般取0.1uF。C1、C2盡量靠近接收端放置,但不用像端接電阻那樣緊貼輸入管腳。

pIYBAF9uHG-AUw2-AACxenN-A5Q842.png

2、CML到CML的連接

CML到CML之間連接分兩種情況,當收發兩端的器件使用相同的電源時,CML到CML可以采用直流耦合方式,這時不需加任何器件;當收發兩端器件采用不同電源時,一般要考慮交流耦合,注意這時選用的耦合電容要足夠大,以避免在較長連0或連1情況出現時,接收端差分電壓變小。

2.1、直流匹配
如果接收器的輸入有內置匹配,如果接收器與發送器之間采用相同的VCC電源,CML驅動器輸出可以直流耦合到CML接收器輸入,無需額外的元件,可以直連。

o4YBAF9uHHCAV76zAABCvcaY80U391.png

直流匹配——直連

如果接收器的輸入沒有內置匹配,則需要在終端并接100歐姆匹配電阻。

o4YBAF9uHHGAA2rwAABPrfqsSw4087.png

直流匹配——100歐姆匹配

如果接收器的輸入沒有內置匹配,也可以通過在終端上拉50歐姆匹配電阻進行互連。

pIYBAF9uHHOANIh6AABTNM5dIf4601.png

直流匹配——50歐姆上拉匹配

2.2、交流匹配
如果接收器與發送器采用不同的電源,系統需要用交流耦合方式。交流耦合情況下,耦合電容應足夠大,以避免信號包含一長串相同數字時導致過大的低頻衰減。

pIYBAF9uHHSAEwRwAABGLytmtS0069.png

交流匹配——直連

如果接收器的輸入沒有內置匹配,則需要在終端并接100歐姆匹配電阻。

o4YBAF9uHHWAIBNjAABRBwr-_cQ298.png

交流匹配——100歐姆匹配

如果接收器的輸入沒有內置匹配,也可以通過在終端上拉50歐姆匹配電阻。

o4YBAF9uHHaAOl6AAABPvWAvrV4847.png

交流匹配——50歐姆上拉匹配

3、LVPECL到LVPECL的連接

3.1、直流匹配
3.1.1、50歐姆匹配到參考電壓

最簡單的LVPECL匹配方式就是在接收器的輸入側需要一個參考電壓,參考電壓要比Vcc低2.0V,額外的電源需求會增加電路的復雜度和成本。Vcc-2.0V的偏置電壓是考慮到ECL的14mA在50歐姆上的0.7V壓降,在總線上的中間電平依然是Vcc-1.3V。

pIYBAF9uHHiAW3HnAABXial8ObE529.png

3.1.2、三電阻匹配

一種減少附加成本的方式就是增加一個電阻,兩個50歐姆電阻提供信號匹配,另一個電阻連接到地給這兩個電阻提供直流偏置到VTT。

pIYBAF9uHHqAWGx9AAFKbpv7yn4736.png

3.1.3、四電阻匹配

這是使用最多的LVPECL匹配方式,采用四電阻戴維南匹配。

o4YBAF9uHHuANA82AAB8hCY7gic158.png

四個電阻匹配的計算步驟如下:

a、從阻抗匹配要求可以得出:

R1||R2=50

b、電阻比等于電壓比可以得出:

(R1+R2)/R2=VCC/(VCC-2)

Vcc-2.0V的偏置電壓是考慮到ECL的14mA在等效50歐姆上的0.7V壓降,在總線上的偏置電壓依然是Vcc-1.3V。

于是可以得到:
R1=50*Vcc/(Vcc-2)
R2=25*Vcc

o4YBAF9uHHyAENy9AAAwVhXxohU234.png

4個電阻都必須放在離輸入端很近的地方,對PCB布板造成困難。匹配電阻功耗比較大,如果路數很多的話,對單板的功耗來說是一個比較大的問題(靜態電阻很?。?。所以,在實際的布板過程中,一般不提倡使用這種電路。

3.1.4、下拉+100歐姆跨接

這是最常用,最簡潔的直流匹配方式,特別適合同電壓PECL之間的對接。

pIYBAF9uHH2AGWmhAABWsZzv4AI872.png

R1=140~200歐姆(3.3V),R1=270~330歐姆(5V),R2=100歐姆。

R1為輸出門提供偏置電流,R2為交流信號提供匹配。輸入門的直流電平偏置直接利用輸出門的直流電平(Vcc-1.3V),并不需要外來的上下拉電阻來提供。

此匹配電路電阻個數很少,只有3個。只有R2一個電阻必須放在離輸入門比較近的地方,R1放置的地方可以比較隨便,只要不引入過長的線頭(過長的線頭會導致反射)就可以了。PCB布板比較容易處理。這種電路是一個優選電路。

3.1.5、下拉+50歐姆匹配到參考電壓

o4YBAF9uHH-AJRFZAACV-pGmNfM189.png

3.2、交流匹配
PECL在交流耦合輸出到50Ω的終端負載時,要考慮PECL的輸出端加一直流偏置電阻。PECL的輸出共模電壓需固定在Vcc-1.3V,在選擇直流偏置電阻時僅需該電阻能夠提供14mA到地的通路,這樣R1=(Vcc-1.3V)/14mA。在3.3V供電時,R1=142Ω,5V供電時,R1=270Ω。然而這種方式給出的交流負載阻抗低于50Ω,在實際應用中,3.3V供電時,R1可以從142Ω到200Ω之間選取,5V供電時,R1可以從270Ω到350Ω之間選取,原則是讓輸出波形達到最佳。

R3和R2的選擇應考慮如下幾點:

PECL輸入直流偏壓應固定在Vcc-1.3V;

輸入阻抗應等于傳輸線阻抗;

低功耗;

外圍器件少。

3.2.1、三電阻匹配

pIYBAF9uHICAa515AACRZb6JHsA586.png

3.2.2、兩電阻+100歐姆跨接

這是最常用,最簡潔的交流匹配方式,也常用于PECL/LVPECL/2.5VPECL之間的對接,推薦使用。

o4YBAF9uHIKACokeAABcZMSMUqE490.png

R1=140~200歐姆,屬于直流偏置電阻。

C1為耦合電容,可以放在線上的任何一個地方,不一定在源端,也不一定要在末端。

R4=100歐姆,屬于交流匹配電阻,一定要放在末端。

R2、R3為K級別的電阻,必須滿足R3/(R2+R3)=(VCC-1.3V)/VCC的比值就可以了,這兩個電阻是為輸入端提供直流電平,所以對PCB上的位置沒有特殊要求,只需要不引入長線頭就可以了。

對于交流耦合來說,阻容器件的個數算是比較少的了;只對一個電阻的位置(R4)有要求,其他的沒有要求;功耗也比較小。這種電路還帶來另外一個優點,那就是當LVPECL輸出沒有交流信號的時候,那么輸入端卻可以依靠100歐姆的電阻,使得P/N維持一個電壓差,從而保證輸入端的穩定。

3.2.3、四電阻匹配

pIYBAF9uHIOAZpmtAABtH67iAMY968.png

3.2.4、五電阻匹配

o4YBAF9uHISAODHeAABtWMyd_5g473.png

此處有了100歐姆電阻,R2和R3只是提供直流偏置而已,阻值需要選大一些,從而保證R2||R3||(R4/2)基本上還是50歐姆。

3.3V情況下可以選擇R2=2.2K,R3=3.3K,參考電壓為大約為2V(Vcc-1.3V)。

pIYBAF9uHIaASvuxAACbuYv7LN0666.png

兩個50?電阻中點接入一電容,是為了消除差分線上信號偏移而產生的共模噪聲(2個50?是差模阻抗匹配,VBB電容是共模濾波電容)。

以上是針對兩個同種類型邏輯電平之間的互連。

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • lvds
    +關注

    關注

    2

    文章

    1076

    瀏覽量

    66908
  • 邏輯電平
    +關注

    關注

    0

    文章

    169

    瀏覽量

    14661
  • LVPECL
    +關注

    關注

    2

    文章

    34

    瀏覽量

    18187
  • CML
    CML
    +關注

    關注

    0

    文章

    33

    瀏覽量

    19740
  • 歐姆電阻
    +關注

    關注

    0

    文章

    71

    瀏覽量

    15713
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    MAX9152 800Mbps、LVDS/LVPECLLVDS、2 x 2交叉點開關技術手冊

    MAX9152 2 x 2交叉點開關專為需要高速、低功耗和低噪聲信號分配的應用而設計。該器件包括兩路LVDS/LVPECL輸入、兩路LVDS輸出和兩路用于設置
    的頭像 發表于 04-16 10:47 ?169次閱讀
    MAX9152 800Mbps、<b class='flag-5'>LVDS</b>/<b class='flag-5'>LVPECL</b>至<b class='flag-5'>LVDS</b>、2 x 2交叉點開關技術手冊

    ADCLK946采用SiGe工藝的6 LVPECL輸出時鐘扇出緩沖器技術手冊

    Ω片上端接電阻的輸入。支持直流耦合LVPECL、CML和3.3 V CMOS(單端)和交流耦合1.8 V CMOS、LVDS
    的頭像 發表于 04-11 10:31 ?159次閱讀
    ADCLK946采用SiGe工藝的6 <b class='flag-5'>LVPECL</b>輸出時鐘扇出緩沖器技術手冊

    FCom富士晶 FCO-5L系列振蕩器:性能參數拉滿的時鐘神器!

    產品亮點速覽:封裝:5.0×3.2mm SMD,節省PCB空間頻率范圍:13.5MHz ~ 220MHz,覆蓋主流時鐘需求三種差輸出:LVPECL / LVDS / HCSL 任你選
    發表于 04-07 16:11 ?0次下載

    晶振-LVPECLLVDS的連接

    LVPECL電平擺幅較大(典型值約800mV),共模電壓較高(約1.3V-1.9V),需外部端接電阻匹配;而LVDS
    的頭像 發表于 03-12 17:50 ?1121次閱讀
    <b class='flag-5'>差</b><b class='flag-5'>分</b>晶振-<b class='flag-5'>LVPECL</b>到<b class='flag-5'>LVDS</b>的連接

    平衡電平接口的原理與優勢

    平衡電平接口,作為一先進的信號傳輸技術,它通過一對接線端A和B的相對輸出電壓(uA-uB)來精確傳遞信號,這一獨特設計使得
    的頭像 發表于 02-04 16:34 ?491次閱讀

    為什么DATACLK用的是LVDS電平標準的接口呢?

    你好,請問DAC的DACCLK用LVPECL電平標準的接口,為什么DATACLK用的是LVDS電平標準的接口呢?在設計DAC的時候,從哪方面考慮得呢?
    發表于 01-21 07:56

    hdmi是什么電平?hdmi信號里有幾對還有幾個單端的,的信號是不是cml電平?

    出來的cml信號在還原成hdmi信號,接到顯示器上?,F在有幾個問題: 1,hdmi是什么電平?第一次接觸,hdmi信號里有幾對還有幾個單端的,
    發表于 12-24 06:34

    請問adc11c125配置成為分時鐘輸入的時候, 輸入的電平標準是什么樣的?

    請問adc11c125配置成為分時鐘輸入的時候, 輸入的電平標準是什么樣的?LVPECL Output標準可以嗎?
    發表于 12-17 08:51

    ADS5404可以使用LVDSLVPECL的時鐘源頭嗎?

    ADS5404的時鐘電平要求為如下: 這么高的標稱值該使用什么電平的時鐘芯片提供呢?LVDSLVPECL的擺幅都應該達不到吧? 為什么手冊后面又說可以使用
    發表于 12-13 07:42

    AFE4404 INP和INM這兩個引腳為什么需要輸入,這種差輸入的好處是?

    問題1、INP和INM這兩個引腳為什么需要輸入,這種差輸入的好處是? 問題2、 這個
    發表于 12-12 06:50

    LMK00725是否支持LVDS或者LVPECL交流耦合輸入呢?

    from 0.15Vpp to 1.3Vpp (50 ? terminated) can be tied to either of the two differential clock inputs“, 因此想再次確認下,LMK00725是否支持LVDS或者LVPECL
    發表于 11-11 07:42

    CDCVF111 1:9LVPECL時鐘驅動器數據表

    電子發燒友網站提供《CDCVF111 1:9LVPECL時鐘驅動器數據表.pdf》資料免費下載
    發表于 08-21 09:13 ?0次下載
    CDCVF111 1:9<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>時鐘驅動器數據表

    SN65LVELT23 3.3雙通道LVPECL/LVDS緩沖器至LVTTL轉換器數據表

    電子發燒友網站提供《SN65LVELT23 3.3雙通道LVPECL/LVDS緩沖器至LVTTL轉換器數據表.pdf》資料免費下載
    發表于 07-08 14:37 ?0次下載
    SN65LVELT23 3.3雙通道<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>緩沖器至LVTTL轉換器數據表

    SN65EPT23 3.3V ECLLVPECL/LVDS至LVTTL/LVCMOS轉換器數據表

    電子發燒友網站提供《SN65EPT23 3.3V ECLLVPECL/LVDS至LVTTL/LVCMOS轉換器數據表.pdf》資料免費下載
    發表于 07-08 10:18 ?0次下載
    SN65EPT23 3.3V ECL<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>至LVTTL/LVCMOS轉換器數據表

    SN65CML100D 1.5 Gbps LVDS/LVPECL/CML-TO-CML轉換器/中繼器數據表

    電子發燒友網站提供《SN65CML100D 1.5 Gbps LVDS/LVPECL/CML-TO-CML轉換器/中繼器數據表.pdf》資料免費下載
    發表于 06-27 10:47 ?0次下載
    SN65<b class='flag-5'>CML</b>100D 1.5 Gbps <b class='flag-5'>LVDS</b>/<b class='flag-5'>LVPECL</b>/<b class='flag-5'>CML-TO-CML</b>轉換器/中繼器數據表
    主站蜘蛛池模板: 成人免费国产gav视频在线 | 在线天堂中文新版有限公司 | yy肉戏多纯黄的小说 | 天天干天天曰 | 1024手机免费看片 | 69日本人xxxx16-18 | 天天艹天天操 | 69日本人xxxxxxxx色 | 神马电影天堂网 | 欧美18xxoovideos| 欧美一区二区三区免费 | 久久精品国产大片免费观看 | 亚洲视频一二 | 欧美综合色| 最近最新中文字幕6页 | 久久sp | 性夜影院爽黄a爽免费视 | 天堂中文在线免费观看 | 国产破苞合集 magnet | 免费我看视频在线观看 | 手机在线看片国产 | 欧美视频精品一区二区三区 | 天天精品| 免费观看交性大片 | 欧美色图28p | 日韩艹| 特黄级 | 曰本a | 亚洲天堂免费观看 | 国产va | bt天堂资源种子在线 | 亚洲欲色 | 性欧美xxxx视频 | 日本xxwwxxww视频免费丝袜 | 伊人久久影视 | 91福利视频免费 | 5252a我爱haose01亚洲 | 女攻各种play男受h | 久久精品高清视频 | 亚洲精品午夜视频 | 操女人免费视频 |