本篇主要介紹LVDS、CML、LVPECL三種最常用的差分邏輯電平之間的互連。由于篇幅比較長,分為兩部分:第一部分是同種邏輯電平之間的互連,第二部分是不同種邏輯電平之間的互連。
下面詳細介紹第一部分:同種邏輯電平之間的互連。
輸入 | ||||
CML | PECL | LVDS | ||
輸出 | CML | √ | √直流、交流耦合 | √直流、交流耦合 |
PECL | √直流、交流耦合 | √直流、交流耦合 | √直流、交流耦合 | |
LVDS | √直流、交流耦合 | √直流、交流耦合 | √ |
1、LVDS到LVDS的連接
1.1、直流匹配
LVDS直接是可以直接連接的,不論是2.5V還是3.3V,無非是否在外部再放一個100歐姆匹配電阻。端接電阻要靠近接收端輸入引腳?。?!
內(nèi)置100Ω端接電阻的連接方式
外接100Ω端接電阻的連接方式
1.2、交流匹配
如果接收器輸入端內(nèi)置直流偏置,交流匹配也就是帶不帶100歐姆匹配的問題。
內(nèi)置100Ω端接電阻的連接方式
外接100Ω端接電阻的連接方式
如果芯片沒有內(nèi)置直流偏置電壓,就需要外接電阻到參考電壓(1.2V)。為了支持傳輸線上的長0和長1數(shù)據(jù)序列,耦合電容的值不能太小,一般取0.1uF。C1、C2盡量靠近接收端放置,但不用像端接電阻那樣緊貼輸入管腳。
2、CML到CML的連接
CML到CML之間連接分兩種情況,當收發(fā)兩端的器件使用相同的電源時,CML到CML可以采用直流耦合方式,這時不需加任何器件;當收發(fā)兩端器件采用不同電源時,一般要考慮交流耦合,注意這時選用的耦合電容要足夠大,以避免在較長連0或連1情況出現(xiàn)時,接收端差分電壓變小。
2.1、直流匹配
如果接收器的輸入有內(nèi)置匹配,如果接收器與發(fā)送器之間采用相同的VCC電源,CML驅(qū)動器輸出可以直流耦合到CML接收器輸入,無需額外的元件,可以直連。
直流匹配——直連
如果接收器的輸入沒有內(nèi)置匹配,則需要在終端并接100歐姆匹配電阻。
直流匹配——100歐姆匹配
如果接收器的輸入沒有內(nèi)置匹配,也可以通過在終端上拉50歐姆匹配電阻進行互連。
直流匹配——50歐姆上拉匹配
2.2、交流匹配
如果接收器與發(fā)送器采用不同的電源,系統(tǒng)需要用交流耦合方式。交流耦合情況下,耦合電容應(yīng)足夠大,以避免信號包含一長串相同數(shù)字時導(dǎo)致過大的低頻衰減。
交流匹配——直連
如果接收器的輸入沒有內(nèi)置匹配,則需要在終端并接100歐姆匹配電阻。
交流匹配——100歐姆匹配
如果接收器的輸入沒有內(nèi)置匹配,也可以通過在終端上拉50歐姆匹配電阻。
交流匹配——50歐姆上拉匹配
3、LVPECL到LVPECL的連接
3.1、直流匹配
3.1.1、50歐姆匹配到參考電壓
最簡單的LVPECL匹配方式就是在接收器的輸入側(cè)需要一個參考電壓,參考電壓要比Vcc低2.0V,額外的電源需求會增加電路的復(fù)雜度和成本。Vcc-2.0V的偏置電壓是考慮到ECL的14mA在50歐姆上的0.7V壓降,在總線上的中間電平依然是Vcc-1.3V。
3.1.2、三電阻匹配
一種減少附加成本的方式就是增加一個電阻,兩個50歐姆電阻提供信號匹配,另一個電阻連接到地給這兩個電阻提供直流偏置到VTT。
3.1.3、四電阻匹配
這是使用最多的LVPECL匹配方式,采用四電阻戴維南匹配。
四個電阻匹配的計算步驟如下:
a、從阻抗匹配要求可以得出:
R1||R2=50
b、電阻比等于電壓比可以得出:
(R1+R2)/R2=VCC/(VCC-2)
Vcc-2.0V的偏置電壓是考慮到ECL的14mA在等效50歐姆上的0.7V壓降,在總線上的偏置電壓依然是Vcc-1.3V。
于是可以得到:
R1=50*Vcc/(Vcc-2)
R2=25*Vcc
4個電阻都必須放在離輸入端很近的地方,對PCB布板造成困難。匹配電阻功耗比較大,如果路數(shù)很多的話,對單板的功耗來說是一個比較大的問題(靜態(tài)電阻很小)。所以,在實際的布板過程中,一般不提倡使用這種電路。
3.1.4、下拉+100歐姆跨接
這是最常用,最簡潔的直流匹配方式,特別適合同電壓PECL之間的對接。
R1=140~200歐姆(3.3V),R1=270~330歐姆(5V),R2=100歐姆。
R1為輸出門提供偏置電流,R2為交流信號提供匹配。輸入門的直流電平偏置直接利用輸出門的直流電平(Vcc-1.3V),并不需要外來的上下拉電阻來提供。
此匹配電路電阻個數(shù)很少,只有3個。只有R2一個電阻必須放在離輸入門比較近的地方,R1放置的地方可以比較隨便,只要不引入過長的線頭(過長的線頭會導(dǎo)致反射)就可以了。PCB布板比較容易處理。這種電路是一個優(yōu)選電路。
3.1.5、下拉+50歐姆匹配到參考電壓
3.2、交流匹配
PECL在交流耦合輸出到50Ω的終端負載時,要考慮PECL的輸出端加一直流偏置電阻。PECL的輸出共模電壓需固定在Vcc-1.3V,在選擇直流偏置電阻時僅需該電阻能夠提供14mA到地的通路,這樣R1=(Vcc-1.3V)/14mA。在3.3V供電時,R1=142Ω,5V供電時,R1=270Ω。然而這種方式給出的交流負載阻抗低于50Ω,在實際應(yīng)用中,3.3V供電時,R1可以從142Ω到200Ω之間選取,5V供電時,R1可以從270Ω到350Ω之間選取,原則是讓輸出波形達到最佳。
R3和R2的選擇應(yīng)考慮如下幾點:
PECL輸入直流偏壓應(yīng)固定在Vcc-1.3V;
輸入阻抗應(yīng)等于傳輸線阻抗;
低功耗;
外圍器件少。
3.2.1、三電阻匹配
3.2.2、兩電阻+100歐姆跨接
這是最常用,最簡潔的交流匹配方式,也常用于PECL/LVPECL/2.5VPECL之間的對接,推薦使用。
R1=140~200歐姆,屬于直流偏置電阻。
C1為耦合電容,可以放在線上的任何一個地方,不一定在源端,也不一定要在末端。
R4=100歐姆,屬于交流匹配電阻,一定要放在末端。
R2、R3為K級別的電阻,必須滿足R3/(R2+R3)=(VCC-1.3V)/VCC的比值就可以了,這兩個電阻是為輸入端提供直流電平,所以對PCB上的位置沒有特殊要求,只需要不引入長線頭就可以了。
對于交流耦合來說,阻容器件的個數(shù)算是比較少的了;只對一個電阻的位置(R4)有要求,其他的沒有要求;功耗也比較小。這種電路還帶來另外一個優(yōu)點,那就是當LVPECL輸出沒有交流信號的時候,那么輸入端卻可以依靠100歐姆的電阻,使得P/N維持一個電壓差,從而保證輸入端的穩(wěn)定。
3.2.3、四電阻匹配
3.2.4、五電阻匹配
此處有了100歐姆電阻,R2和R3只是提供直流偏置而已,阻值需要選大一些,從而保證R2||R3||(R4/2)基本上還是50歐姆。
3.3V情況下可以選擇R2=2.2K,R3=3.3K,參考電壓為大約為2V(Vcc-1.3V)。
兩個50?電阻中點接入一電容,是為了消除差分線上信號偏移而產(chǎn)生的共模噪聲(2個50?是差模阻抗匹配,VBB電容是共模濾波電容)。
以上是針對兩個同種類型邏輯電平之間的互連。
編輯:hfy
-
lvds
+關(guān)注
關(guān)注
2文章
1046瀏覽量
66025 -
邏輯電平
+關(guān)注
關(guān)注
0文章
158瀏覽量
14480 -
LVPECL
+關(guān)注
關(guān)注
2文章
27瀏覽量
18005 -
CML
+關(guān)注
關(guān)注
0文章
32瀏覽量
19436 -
歐姆電阻
+關(guān)注
關(guān)注
0文章
71瀏覽量
15599
發(fā)布評論請先 登錄
相關(guān)推薦
差分平衡電平接口的原理與優(yōu)勢
為什么DATACLK用的是LVDS電平標準的接口呢?
hdmi是什么電平?hdmi信號里有幾對差分還有幾個單端的,差分的信號是不是cml電平?
請問adc11c125配置成為差分時鐘輸入的時候, 差分輸入的電平標準是什么樣的?
ADS5404可以使用LVDS或LVPECL的時鐘源頭嗎?
AFE4404 INP和INM這兩個引腳為什么需要差分輸入,這種差分輸入的好處是?
請問DAC3161的DACCLK能否支持LVDS電平輸入嗎?
LMK00725是否支持LVDS或者LVPECL的差分交流耦合輸入呢?
CDC111差分LVPECL時鐘驅(qū)動器數(shù)據(jù)表
![CDC111<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>時鐘驅(qū)動器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
CDCVF111 1:9差分LVPECL時鐘驅(qū)動器數(shù)據(jù)表
![CDCVF111 1:9<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>時鐘驅(qū)動器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
數(shù)字電路中基本邏輯關(guān)系有哪三種
SN65LVELT23 3.3雙通道差分LVPECL/LVDS緩沖器至LVTTL轉(zhuǎn)換器數(shù)據(jù)表
![SN65LVELT23 3.3雙通道<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>緩沖器至LVTTL轉(zhuǎn)換器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
SN65EPT23 3.3V ECL差分LVPECL/LVDS至LVTTL/LVCMOS轉(zhuǎn)換器數(shù)據(jù)表
![SN65EPT23 3.3V ECL<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>至LVTTL/LVCMOS轉(zhuǎn)換器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
SN65CML100D 1.5 Gbps LVDS/LVPECL/CML-TO-CML轉(zhuǎn)換器/中繼器數(shù)據(jù)表
![SN65<b class='flag-5'>CML</b>100D 1.5 Gbps <b class='flag-5'>LVDS</b>/<b class='flag-5'>LVPECL</b>/<b class='flag-5'>CML-TO-CML</b>轉(zhuǎn)換器/中繼器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評論