信號完整性的方向，很多時候會應用各種公式估算風險，分類別進行整理，算是拋磚引玉。

本文思維導圖如下：

01

阻抗部分

RLC 串聯電路模型的阻抗為：

由阻抗公式，想到的是理想電容器&電感器的公式：

由阻抗公式， 可以推出RLC 電路阻抗最低的頻率稱為自諧振頻率（SRF）：

其實這里面還有個并聯諧振（反諧振）的概念，這里不做展開。

傳輸線的零階模型狀態下：

在這個阻抗計算公式里，單位長度電容取值為3.3 pF/in(后面會估算出3.5 pF/in)，介電常數為4，計算出傳輸線的瞬時阻抗：

均勻傳輸線情況下，特性阻抗和瞬時阻抗相同。

這也是從側面驗證50Ω阻抗，當然傳輸線默認值選擇50Ω還有損耗最優值等其他原因。

實際工作中，50歐姆的這個公式應用的比較少，可以了解下IPC推薦的近似公式。這個公式可以看出阻抗和哪些因素有關。

微帶線，IPC 推薦的通用近似公式為：

帶狀線，推薦的通用近似公式為：

02

電容部分

在實際PCB版圖設計中，電源平面和地平面一般是相鄰的，以此估算出兩個平面之間每平方英寸面積的電容：

以此公式推算，電源與地平面之間的電介質厚度為10mil的話，平面之間的電容大約為100 pF/in^2。

球面電容，連接器多個引腳之間的電容可以用下列公式估算：

關于單位長度電容，這里分微帶線和帶狀線情況：

微帶線的單位長度電容近似為：

帶狀線的單位長度電容近似為：

經驗值：FR4板上50?傳輸線的單位長度電容約為3.5pF/in。

講到單位長度電容，想到單端傳輸線的特性阻抗和時延由下式給出：

時域&頻域電容電感公式：

電容器是否有電流通過，取決于兩端電壓的改變。

電感器兩端的電壓與流經電流的變化快慢有關。

注意時域與頻域公式的區別。

過孔寄生電容的近似公式：

過孔或信號線回路電感近似公式：

過孔除了寄生電容和電感的影響，還要考慮殘樁。有個比較嚴格的公式可以參考300/BR(BR代表的是比特率，這個需要注意)。

03

損耗部分

一般版圖設計，高速差分線一般會布局于內層，帶狀線引起的單位衰減估算公式&介質引起的單位長度衰減的估算公式：

以上衰減的估算公式要和產品要求的損耗標準相區別：

高頻情況下，導體損耗占得比重較小，插入損耗可以用來評估和度量鏈路情況：

04

集膚深度

集膚深度公式：

銅的電導率為5.6 x 10^7 S/m，相對磁導率為1，集膚深度為：

05

反射部分

反射系數：

入射系數：

06

信號速度部分

信號的傳播速度公式：

Note：信號傳播速度和電子速度（1cm/s）的不同。

信號傳播速度取決于周圍包裹的材料和電磁轉換的變化速度。這個信號速度可以反推延時，實際工作中實用性比較強。

07

差分部分

單端轉差分公式：

SDD11元素可以通過下式得到：

SDD21元素可以通過下式得到：

Sigrity可以直接仿差分信號線，ADS的S參數查看器可以直接查看。

08

時序部分

晶體管溝道的長短，影響電子與空穴移動的長短，進而影響開關速度的快慢，影響時鐘周期的長短。

時鐘頻率和數據率是有關系的，這取決于編碼方式。PCIe，SATA和千兆以太網采用的是NRZ（Non-Return-to-Zero）。NRZ信令方案，該方案在每個時鐘周期編碼2比特，基頻是數據率的一半，這個基頻時鐘稱為奈奎斯特頻率。

需要注意的是，PAM-4信號， 1個符號傳輸2bit數據。

當上升邊的單位為ns時，帶寬的單位為GHz。ns對應GHz，MHz對應us，可以試著記一下這種對應關系，方便實際工作中對信號帶寬的估算。

1/10，0.35或者是0.5之類的情況只是估算，工作中需要根據實際情況來衡量。

09

電源部分

電源完整性中一個最重要的概念就是PDN阻抗。在電源路徑設計過程中，就是讓電源分配網絡阻抗低于目標阻抗。

目標阻抗的估算公式：

電源完整性部分，除了PDN，很大一部分就是關于去耦電容。去耦電容至少可以提供微秒級別的時間，直到電源穩壓器提供足夠的電流。這個地方需要了解的是，實際版圖設計中，多層電路板，電源和地層相鄰，存在平面電容，但是這個電容不足以對電源起到明顯的作用，更多是提供低電感路徑（減小自感，增大互感）。

其實，關于電感部分，公式很多，這里了解兩個值，一個是85 nH ，還有一個是25 nH。

85nH代表一個圓回路電感。既然是圓，85nH/3.14 in=25 nH/in，代表單位長度的回路電感約為25nH/in。

講到電感，提一句：為什么很多焊盤周圍打了多個過孔？重要的作用就是減小電感。過孔間距和過孔長度的關系不做延伸。

九九歸一，其實公式只是應用的部分，也是信號完整性不可缺少的部分。需要注意的是，公式中應用的場景和原理搞清楚，不能亂用。

審核編輯 ：李倩