NAND閃存工藝

閃存芯片是非揮發(fā)存儲芯片，廣泛用于電子產(chǎn)品，特別是如數(shù)碼相機、MP3播放器、手機、全球定位系統(tǒng)(GPS)、高端筆記本電腦和平板電腦等移動電子產(chǎn)品的存儲應(yīng)用。與磁性硬盤存儲器相比，閃存的數(shù)據(jù)存取時間短，消耗的功率較少，而且因為沒有任何移動部件，所以可靠性更高。

所有市場上的閃存芯片都是基于浮柵結(jié)構(gòu)的電荷俘獲器件，這種結(jié)構(gòu)已經(jīng)在后面的部分討論過。下圖顯示了浮柵器件結(jié)構(gòu)，這種結(jié)構(gòu)與NMOS類似。根據(jù)不同的電路結(jié)構(gòu)，有兩種類型的閃存器件——NAND和NOR（見下圖）。

下圖（a）和（b）分別顯示了NOR閃存電路和橫截面示意圖。下圖（c）和（d）為64位NAND快閃存儲電路和相應(yīng)的截面圖。可以看出，一個NOR閃存等效于1位字符NAND快閃存儲器，這種結(jié)構(gòu)不需要選擇柵。雖然NOR閃存比NAND快閃存儲器的讀取時間短，然而它具有更長的寫入時間和擦除時間。由于低的封裝密度，NOR閃存比NAND快閃存儲器價格高。大多數(shù)快閃存儲器芯片是NAND芯片，本節(jié)只討論NAND快閃存儲器的工藝流程。

下圖顯示了自對準(zhǔn)淺溝槽隔離（SA-STI）工藝流程。P阱離子注入后，生長柵氧化層并利用硬掩膜層沉積浮柵，使用AA版圖圖形化硬掩膜，然后刻蝕浮柵、柵氧化層和硅襯底形成AA圖形化。氮化硅或氮氧化硅是最常使用的硬掩膜材料，多晶硅是最常使用的浮柵材料。硅溝槽刻蝕后，使用高密度等離子體CVD沉積氧化層填充溝槽，利用CMP工藝去除氧化物并停止于硬掩膜層。最后通過剝離工藝去除硬掩膜后完成SA-STI過程。

下圖顯示了內(nèi)部柵接觸的工藝過程。這是浮柵NVM器件特有的工藝，因為選擇柵MOSFET及外圍區(qū)域的控制電路沒有浮柵器件，需要內(nèi)部柵將浮柵層和控制柵層連接起來。一般情況下浮柵利用多晶硅制成，內(nèi)部柵介質(zhì)是氧化物-氮化物-氧化物（oNo）疊層結(jié)構(gòu)，控制柵的第一層也是多晶硅，第二層通常是金屬，如硅化鎢或鎢等。下圖（a）所示的STI氧化物可以使得控制柵和浮柵同步增加，當(dāng)特征尺寸不斷縮小時，這種情況是不可避免的。

在下面的圖中非常詳細(xì)的顯示了WL工藝流程。通過連接浮柵和控制柵的內(nèi)部柵接觸沉積金屬，所有的MOSFET柵極位于外圍區(qū)域。WL層的密集線/圖形間距具有IC產(chǎn)品最高的集成度。在下面的圖中所示AA版圖中的方塊NAND快閃存儲器單元區(qū)域可以表示為4F2,F表示結(jié)構(gòu)的最小特征尺寸，4F2是可以達到的最高圖形密度。對于NAND快閃存儲器，AA和WL線/間距比為1：1,因此F是AA和WL的特征尺寸對于25nmNAND閃存器件，F(xiàn)為25nm,其中AA和WL的CD為25nm,存儲單元和單位面積為2500nm或0.0025um2。自對準(zhǔn)雙重圖形技術(shù)適用于圖形化WL層,也可以應(yīng)用于AA和BL層。

審核編輯：劉清