Chiplet封裝的興起

由于受光刻機工作窗口，以及掩模板材料對光線解析度的限制，芯片的大小被限制在了一個很小的面積上，也就是平常所見的一片郵票大小（約800平方毫米）。

雖然有類似英特爾這種企業，在研發不計成本的超算CPU芯片時，曾經突破過這個尺寸一點點，制造出了“大芯片”（約1200平方毫米），但是并沒有在市場上真正的流行起來。

算力在多線程CPU和超線程GPU的需求下，每個線程的內核數量不斷的堆積，最終把芯片的一些周邊功能元件給擠出了芯片面積有限的裸Die，這些周邊的元器件不得不通過專用的數據交換與傳輸器件，在裸Die外與主芯片裸Die進行集成，這就是Chiplet封裝集成工藝，由選配進入到強需求的原因。

而且隨著主芯片裸Die的內核集成規模越來越大，不但周邊配套的功能元件如緩存、內存、數據交換與傳輸等，也要隨之功能越來越強大，集成的功能越來越多，成為獨立裸Die趁勢也越來越明顯；而且受芯片有限面積的限制，主芯片裸Die也開始裝不下那么多內核，要分拆開來制造，再通過類Chiplet封裝集成工藝，把多個主芯片裸Die給縫制成一顆主芯片模組。

行業里，除了英特爾、谷歌縫制過類似的超算力芯片外，目前行業里最火的，就是各大科技公司紛紛爭搶市場配額的英偉達GB200超級AI GPU芯片組。Nvidia基于Blackwell架構的GB200 GPU，其核心是Bianca板，它包含兩個Blackwell B200 GPU和一個Grace CPU，再通過配備兩個28.8Tb/s的NVSwitch5 ASIC 的NVSwitch托盤給連接成不同的單集成柜，目前有GB200 NVL72，GB200 NVL36x2，GB200 NVL36x2(Ariel)和x86 B200 NVL72/NVL36x2四種形態。

Source:SemiAnalysis GB200 Component & Supply Chain Model

Source: SemiAnalysis

在同一個計算托盤中，有一個高速一致性NVLink連接，可實現高達600Gb/s雙向帶寬（300Gb/s單向），這個連接速度極快，允許CPU共享資源和內存。

Source: SemiAnalysis

另外英偉達宣稱，GB200 NVLink可以將576個Blackwell GPU連接在一起，行業分板英偉達可能會將使用288個L1 NVSwitch5 ASIC （144個1U交換機托盤），并將使用144個L2 NVSwitch ASIC （72個2U交換機托盤）位于專用NV Switch托盤上。與NVL36x2類似，因為距離很近，GPU與L1 NVSwitch將使用相同的銅背板相連。

Source: Nvidia

英偉達這樣做的原因，主要就是Blackwell的硅面積（約1600平方毫米，擁有2080億個晶體管）是之前單裸Die芯片Hopper的兩倍（約800平方毫米，擁有800億個晶體管）。由于摩爾定律的放緩和3納米問題，Nvidia必須在沒有真正工藝節點縮小的情況下提供一代又一代的性能。通過使用DTCO（Design-Technology Co-Optimization）和輕微的6%光學工藝縮小，Blackwell仍然能夠提供Hopper兩倍的性能。

當以每平方毫米硅面積的原始TFLOPS來衡量，即與邏輯制造成本進行對比時，B100實際上提供了更低的性能，FLOPS提高了77%，而硅面積增長了約100%。這是因為為了迅速上市，需要將時鐘降低以適應現有的700瓦平臺，而且只有在B200和GB200 NVL72上才能看到每平方毫米硅面積的改進。

通過硅面積增益進行歸一化，使用空氣冷卻的B200每平方毫米硅面積只提供了14%的FP16 FLOPS改進 - 這與一個全新架構的預期相去甚遠。因為大部分性能增益只是通過增加更多的硅面積和量化來實現的。人們需要了解微擴展（microscaling）的工作原理，并解決使用Blackwell架構進行FP8、FP6和FP4訓練的問題。考慮到兩倍的硅面積應該需要兩倍的功率，分析等功率性能增益是很重要的，即每瓦特功率GPU所實現的FLOPS：

從圖中可以看出，GB200每瓦特的TFLOPS比H100提高了47%。

因此在同等工藝制程約束下，芯片的面積越大，晶體管的數量就越多。為了做出地球上最大的芯片，英偉達的Blackwell芯片尺寸是一整塊wafer（晶圓）在光刻機曝光極限下所能支持的最大面積：800平方毫米。英偉達表示，做的再大一點，那么整塊晶圓估計都會因為物理極限而斷裂。

事實上從上面的每瓦特TFLOPS功率效率來看，即便是晶圓在普通情況下，不會因為物理極限而斷裂，也會因為工作時候的熱量聚集而出現物理損壞或功能紊亂問題。臺積電為GB200加工的第一批芯片組Bianca板，就曾經因為每瓦特TFLOPS功率太高，造成的熱量聚集不均，出現了傳輸速率不一致，造成運算紊亂，不得不調低運算速度的BUG，最后英偉達重新設計了Bianca板的基板上，RDL再布線中介層線路與觸點，才解決了這個問題。

GB200采用臺積電的CoWoS封裝，先將半導體芯片（CPU、GPU、存儲器等）通過Chip on Wafer（CoW）的封裝制程一起連接至中介層（Interposer）上，再通過Wafer on Substrate（WoS）的封裝制程將硅中介層連接至底層基板上。

其中，中介層（interposer）一般選用硅（COWOS-S）、有機物（COWOS-R）或者是硅和有機物的結合（COWOS-L）。

GB200芯片組Bianca板在工作時，英偉達推薦的是把Bianca板整面貼在水冷板上進行冷卻工作，以提高散熱性能和降低每瓦特TFLOPS的功耗，提升算力的輸出能力。

玻璃基板的應用

在射頻和高功率半導體領域，由于對每瓦功率的散熱要求，以及高頻數據傳輸處理的穩定性要求，芯片封裝基板從有機板到金屬板，再到陶瓷板與玻璃基板，不斷的優化中。其中玻璃基板由于有著下面這些優勢，成為了高功率、高頻率芯片組設計的主要方向：

（1）低成本：受益于大尺寸超薄面板玻璃易于獲取，以及不需要沉積絕緣層，玻璃轉接板的制作成本大約只有硅基轉接板的1/8；

（2）優良的高頻電學特性：玻璃材料是一種絕緣體材料，介電常數只有硅材料的1/3左右，損耗因子比硅材料低 2~3 個數量級，使得襯底損耗和寄生效應大大減小，可以有效提高傳輸信號的完整性；

（3）大尺寸超薄玻璃襯底易于獲取：康寧、旭硝子以及肖特等玻璃廠商可以量產超大尺寸（大于2 m×2 m）和超薄（小于50μm）的面板玻璃以及超薄柔性玻璃材料；

（4）工藝流程簡單：不需要在襯底表面及TGV內壁沉積絕緣層，且超薄轉接板不需要二次減薄；

（5）機械穩定性強：當轉接板厚度小于100μm時，翹曲依然較小；

（6）應用領域廣泛：除了在高頻領域有良好應用前景之外，透明、氣密性好、耐腐蝕等性能優點使玻璃通孔在光電系統集成領域、MEMS封裝領域有巨大的應用前景。

根據《Heterogeneous integration for AI applications: status and future needs》，可以看到玻璃中介層對比硅中介層，擁有更低的介電常數、更短的互聯長度和更高的傳輸速率（約提高3.5倍）以及帶寬密度（提高約3倍），同時能耗可以有效降低約2倍，玻璃中介層的優勢較為明顯。

對于單面線路玻璃基板而言，產品的生產主要采用簡單的加成法就能完成。加法制造工藝采用導電金屬漿料直接在裸基材上印刷出電路圖形并高溫燒型，材料利用率高，生產流程便捷、效率高，產品加工成本低、周期短。電路圖形是導電金屬漿料經過高溫燒結成型，剝離強度可達3N/mm以上，比傳統覆銅板更可靠。

加成法制作還解決了傳統PCB制程工藝中化學沉銅（或真空鍍膜）、黃光成像、電鍍銅、蝕刻銅等高成本、高能耗、重污染的問題，真正實現節能減排，綠色生產。

玻璃基板加法制造印刷電路的加工能力：

1.基板線路銅厚范圍：10~35μm；

2.基板厚度加工范圍：min 0.3mm；

3.基板有效加工尺寸：max 300*450mm [注：現有設備尺寸限制，可按需升級大尺寸]；

4.印刷最小線路能力：量產100μm，打樣75μm。

玻璃基板加法制造電路銅的可靠性：

1.耐常規化學腐蝕，耐熱應力，可焊性良好；

2.可正常進行化學蝕刻、表面處理等再加工制程且穩定可靠；

3.線路表面粗糙度低：Ra＜0.5μm；

4.線路與基板附著力高：＞3N/mm；

5.通過300℃熱沖擊測試，1000次熱循環后無失效，附著力依舊穩定。

異構集成的Chiplet 3D為嵌入式玻璃扇出（eGFO）封裝

對于異構集成的Chiplet 3D封裝方面：玻璃基板TGV工藝可以在玻璃上制作空腔，進而為芯片的封裝提供一種名為嵌入式玻璃扇出（eGFO）的新方案。根據《Heterogeneous integration for AI applications: status and future needs》，這種架構不需要邏輯芯片中的TSV來建立較短的互連長度，因此可以提高信號完整性，減少昂貴芯片的占用空間，并降低整體系統成本。

該解決方案由多個嵌入式芯片和使用RDL連接的組裝芯片（玻璃制成）組成，目前這種封裝的IO間距可以做到20μm，L/S為2/2μm，并擁有三個金屬層，在傳輸效率、帶寬密度、能耗上均有明顯優勢。

據《玻璃通孔技術研究進展》（陳力等），2013年LEE等人利用玻璃通孔技術實現射頻MEMS器件的晶圓級封裝，采用電鍍方案實現通孔的完全填充，通過該方案制作的射頻MEMS器件在20 GHz時具有0.197 dB的低插入損耗和20.032 dB的高返回損耗，在40 GHz以內具有穩定的射頻性能；在5G毫米波集成天線封裝方面，2020年喬治亞理工的Tummala首次在100 μm的玻璃基板上實現了在n257頻段(26.5~29.5 GHz)的芯片嵌入毫米波天線集成模塊，該方案相比于倒裝芯片嵌入技術具有更低的信號損耗。

同樣的，使用TGV工藝制成的TGV-集成天線，可以應用于3D系統封裝（SiP）中，能夠實現更緊湊、高功率、高效的V波段（40~75 GHz）無線平面內芯片到芯片（C2C）通信。

算力芯片領域，巨頭積極投入研發。目前人工智能對數據中心和傳輸效率提出了更高的要求，尤其是對低功耗、高帶寬的光模塊的需求更加迫切，而高算力Chiplet芯片離不開Cowos、FOEB等先進封裝平臺。因此，隨著AI芯片尺寸/封裝基板越來越大，玻璃基封裝被各大公司提上日程，期望玻璃基板能夠構建更高性能的多芯片系統級封裝（SiP）。

根據賓夕法尼亞大學的預測，未來隨著封裝工藝的演進異質集成將成為芯片發展的主流路徑，參考其給出的未來10年后的超高封裝密度集成芯片結構，可以看出如果需要將各模組都集成在同一芯片中，對組件小型化、基板材質都提出了很高的要求。玻璃基板翹曲低、電學性能優異的特點將使其成為下一代核心基板材料的不二之選，而玻璃通孔TGV工藝也將成為高效實現各模塊互聯的重要工藝。

目前三星、英特爾、谷歌、博通等，都有試作玻璃基板異構3D封裝集成Chiplet芯片的產品，并在測試過程中，也證明了相關的電學性能和負載性能穩定性，要比目前行業大批量量產的

而GB200在臺積電首批量產出現不穩定現象時，行業與英偉達都深入討論過利用玻璃基板進行封裝的可能性。隨后臺積電先后購買了兩座面板工廠來準備玻璃基板封裝產能，也基本上確定是未來英偉達的GPU AI算力芯片，會采用新型的玻璃基板封裝。

嵌入式玻璃基板扇出（eGFO）封裝關鍵工藝——TGV和嵌入 (GPE)封裝

AI 應用通常需要更大的中介層和非常高密度的互連以實現高帶寬。這些嚴格的要求加上可靠性和性能，要求開發和實施先進的封裝技術來構建大型封裝。

隨著對適用于 AI 和 HPC 應用的更先進封裝技術的需求，利用玻璃作為核心基板因其眾多優勢而最近引起了極大關注 。英特爾最近展示了他們的第一款玻璃基板測試芯片，并宣布了他們朝著玻璃封裝發展的軌跡，以滿足對更強大計算的需求。（圖 5（a））韓國 SKC 的子公司 Absolics Inc. 也已開始準備小批量制造（SVM）其玻璃基板（圖 5（b）），旨在以亞馬遜、Meta 和微軟等超大規模企業為潛在客戶。

Chiplet異構3D集成玻璃芯封裝的優勢

基于玻璃的中介層通過提高信號完整性、支持高密度互連、集成光通信、優化熱管理以及確保可靠性和可擴展性，增強了用于 AI 應用的半導體封裝的帶寬能力。這些特性使玻璃中介層成為實現高性能計算和實現高級 AI 功能的重要組件。玻璃表面光滑/表面粗糙度極低，可以實現細線和空間的縮放，這對于實現非常高密度的互連至關重要。

此外，玻璃由 Si-O 鍵組成的表面結構有助于粘附各種聚合物材料，用作介電樹脂和感光樹脂。將玻璃的低介電常數與多層中介層結構的低介電常數累積層相結合，可以顯著降低系統的延遲。這一特性在最小化信號傳播延遲和減少相鄰互連之間的串擾方面起著至關重要的作用，尤其有利于高速電子設備和共封裝光學器件。

此外，玻璃基板降低了互連之間的電容，從而實現了更快的信號傳輸并提高了整體系統性能。在數據中心、電信和高性能計算等速度至關重要的關鍵應用中，采用玻璃基板可以大大提高系統效率并增加數據吞吐量。

玻璃的低介電常數還支持卓越的阻抗控制，這對于保持整個電路的信號完整性至關重要。這一特性在射頻應用中尤其有利，因為精確的阻抗匹配對于優化功率傳輸和最大限度地減少信號損失至關重要。玻璃基板確保整個基板表面的電氣特性一致，從而能夠設計和生產具有更高可靠性和性能的高頻電路。

與有機封裝相比，玻璃具有出色的尺寸穩定性，有助于提高層間精度，這是在多層玻璃中介層中實現非常高的互連密度的關鍵。這不僅有助于減小焊盤尺寸，還有助于將細線和走線縮小到<1μm，從而增加多層中介層中每個再分布層中的IO數量。此外，玻璃基板的熱膨脹系數（CTE）在3-12 ppm /℃范圍內。這可以減輕玻璃與硅（CTE=3 ppm/℃）芯片以及玻璃與印刷線路板（CTE=17 ppm/℃）之間的 CTE 不匹配問題，能夠構造玻璃是封裝和中介層應用玻璃芯基板的另一個優勢。

玻璃構造可以是以下任何一種類型：(a) 玻璃通孔 (TGV：Through Glass Vias)，(b) 盲玻璃腔 (BGC：Blind Glass Cavities)，或 (c) 玻璃腔 (TGC：Through Glass Cavities)。

TGV 可以通過激光誘導深蝕刻 (LIDE：Laser Induced Deep Etching) 形成，首先對玻璃進行局部激光修改，然后進行濕化學蝕刻工藝，以最大限度地減少制造過程中微裂紋的積累。BGC 和 TGC 可以通過激光加工輕松形成，必要時可以進行濕蝕刻工藝。

TGV技術是TSV技術的延續，主要區別在于引入了基板種類的變化。

TSV（Through Silicon Via）是指通過在硅中介層打孔的方式實現實現垂直互聯，而與之對應的TGV（Through Glass Via，玻璃通孔）是指穿過玻璃基板的垂直電氣互連，它們都通過在中介層打孔并進行電鍍填充來實現垂直方向的電氣互聯，以此來降低信號傳輸的距離，增加帶寬和實現封裝的小型化。

而與TSV不同的是，TGV的中介層基板使用的是高品質硼硅玻璃、石英玻璃，以此來取得比硅中介層更好的封裝表現，被認為是下一代三維集成的關鍵技術。

TGV作為TSV的低成本替代方案，逐漸受到廣泛關注。根據《玻璃通孔技術研究進展》（陳力等），硅基轉接板2.5D/3D集成技術作為先進系統集成技術，近年來得到了迅猛的發展，但硅基轉接板存在兩個主要問題：

（1）成本高，硅通孔（TSV）的制作采用硅刻蝕工藝，隨后硅通孔需要氧化絕緣層、薄晶圓的拿持等技術，步驟復雜且流程較長；

（2）電學性能差，硅材料屬于半導體材料，傳輸線在傳輸信號時，信號與襯底材料有較強的電磁耦合效應，襯底中產生渦流現象，造成信號完整性較差（插損、串擾等）。

TGV省去了沉積隔離層、絕緣層的過程。TGV的制備流程包括，先玻璃基板上進行打孔，然后采用電鍍的方法將Cu沉積在基板通孔和正反面已實現電氣連接，然后采用CMP的方法將表面Cu層去掉，最后采用PVD鍍膜光刻方法制備RDL重布線層，去膠后最終形成鈍化層。與TSV的制備流程對比，TGV省去了在襯底表面及TGV內壁沉積絕緣層的步驟（由于銅可以與硅發生反應，因此需要沉積絕緣層、隔離層），并由于玻璃基板本身就可以做的很薄，還可以省去二次減薄的過程。

由于TSV技術目前相對比較成熟，已經大規模應用在高帶寬存儲器HBM的生產中，因此TGV與TSV相同的制備步驟（d）~（h）可以借鑒TSV的成功經驗，技術成熟度相對比較高。根據《玻璃通孔三維互連鍍銅填充技術發展現狀》（紀執敬等），目前TGV中介層面臨的挑戰主要集中在TGV的通孔成孔工藝以及TGV的高質量填充兩方面。

玻璃通孔成孔技術：如何制作高精度的通孔/盲孔

玻璃通孔成孔技術是制約TGV發展的主要困難之一。TGV通孔的制備需要滿足高速、高精度、窄節距、側壁光滑、垂直度好以及低成本等一系列要求，如何制備出高深寬比、窄節距、高垂直度、高側壁粗糙度、低成本的玻璃微孔一直是多年來各種研究工作的重心。目前主流的玻璃通孔加工成型方法有噴砂法、聚焦放電法、等離子刻蝕法、激光燒蝕法、電化學放電法、光敏玻璃法、激光誘導刻蝕法等。

玻璃基板高密度布線

在完成玻璃通孔的制備后，需要在玻璃基板表面進行布線來實現互聯互通的電氣連接，相對于有機襯底而言，玻璃表面的粗糙度小，所以在玻璃上可以進行高密度的布線操作。但由于半加成工藝法在線寬小于5μm的時候會面臨許多挑戰，例如在窄間距內刻蝕種子層容易對銅走線造成損傷且窄間距里的種子層殘留易造成漏電，因此針對玻璃基板的表面高密度布線，學界和業界也有不同工藝路線的探索。

線路轉移（CTT）和光敏介質嵌入（PTE）

針對在玻璃表面直接進行窄距布線會造成缺陷的問題，劉富漢等人研究開發了線路轉移（CTT）和光敏介質嵌入（PTE）。根據《Advances in Embedded Traces for 1.5μm RDL on 2.5D Glass Interposers》，CTT（Copper Trace Transfer，線路轉移）主要包括兩個過程：

1. 預制RDL線路：首先在可移動載體上單獨制造一層薄導電層，通過光刻、電鍍和去膠制作出RDL線路，并在轉移到基板上之前測試或檢查細線成品率。

2. RDL層集成：完成RDL層的制備后，先在玻璃中介層的兩面利用鈍化膠形成鈍化層，隨后使用熱壓合的方式將預制RDL層轉移到鈍化層上，最后去除載板和導電膠。

PTE（Photo Trench Embedding，光敏介質嵌入）的詳細工藝流程包括：

1. 首先刻蝕基板下側銅箔，并使用真空壓膜機在基板上側壓合感光膜；

2. 隨后在光刻圖案化后進行種子層沉積，采用物理氣相沉積（PVD）分別沉積Ti和Cu作為阻擋層和種子層，接著采用電鍍工藝填充溝槽；

3. 溝槽填充完后，使用化學腐蝕劑刻蝕掉上表面的銅從而露出線路。

多層RDL的2.5D玻璃轉接板技術

在多層RDL制備領域，喬治亞理工學院的LU等研究了多層RDL的2.5D玻璃轉接板技術，實現了面板級光刻后1.5~5 μm的線條溝槽制備，并提出改進式半加成工藝法（SAP）達到了5 μm以下低成本的線寬制作工藝，即用旋轉金剛刀取代昂貴的CMP對層間RDL表面平坦化，進而做到低成本多層RDL堆疊。

其工藝步驟包括：

1. 在第一層RDL上進行壓膜；

2. 通過光刻和濺射制作通孔并暴露出第一層 RDL的銅焊盤，然后進行種子層濺射；

3. 隨后將高分辨率的光刻薄膜層壓在基板，進行曝光顯影來顯露第二層的RDL圖案；

4. 隨后采用電鍍工藝填充通孔形成RDL線路，并用旋轉金剛刀進行表面平坦化，去除光刻薄膜并完成種子層刻蝕。

玻璃基板嵌入 (GPE)

BGC 和 TGC 對于將芯片嵌入 BGC 和 TGC 非常重要，這被稱為玻璃面板嵌入 (GPE)。制造所需尺寸的腔體，并使用精度為幾微米的自動芯片拾取和放置工具將芯片放入這些腔體中。

GPE 工藝非常適合異構集成，其中不同尺寸和功能的芯片（包括電容器和磁電感器等無源元件）內置在封裝中。在這種方法中，電容器和電感器保持在靠近電力輸送/IVR 等應用所需的位置。

GPE 中使用的典型工藝流程

利用先進的 GPE 工藝，可以輕松地將熱解決方案集成到封裝中以消除熱量。例如，對于帶有 TGC 的 GPE，可以將隔熱材料和散熱器附著到玻璃基板的背面。對于 BGC，可以在減薄/研磨基板后加入散熱器來消除熱量。GPE 架構可以輕松地從 2.5D 架構調整為包括 3D 集成，其中可以使用以下方法之一：

(a)例如，可以將邏輯芯片與玻璃芯頂部和底部的 RDL 一起嵌入玻璃腔中，然后在頂部組裝存儲器芯片以生成具有短互連距離和小得多的外形尺寸的 3D 結構，從而顯著降低封裝的高度；

(b)無源芯片可以嵌入結構化玻璃中，并且可以通過倒裝芯片工藝在玻璃封裝結構上組裝多個芯片 ；

(c) 此外，GPE 實現了共封裝光學器件等先進封裝概念，其中可以將電子芯片嵌入玻璃腔體（芯片背面采用上述散熱解決方案），并在封裝頂部組裝光子芯片 (PIC)。通過將 PIC 安裝在頂部，可以輕松地從頂部安裝光纖耦合器以及任何所需的散熱解決方案。

最后，除了各種優越的性能外，玻璃對封裝中基板格式的限制更少。雖然硅只能在圓形晶圓中加工，但玻璃可以實現面板工藝，從而降低成本。例如，300 毫米晶圓可容納 2,500 個 6 毫米 x 6 毫米尺寸的封裝，而 600 毫米 x 600 毫米面板可容納 12,000 個封裝。

目前玻璃的限制

玻璃基板固有的易碎性帶來了重大挑戰，尤其是當行業采用更薄的基板來滿足對更高設備集成度和性能的需求時。薄玻璃板有時薄至 100μm 或更薄，在處理和制造過程中特別容易損壞。這種在壓力下開裂或破碎的風險凸顯了專門設備和定制工藝的必要性，這些工藝旨在安全地處理這種材料。

除了處理困難之外，玻璃還表現出相對較低的散熱性。盡管玻璃比有機層壓板導熱性更好，但與硅相比，玻璃的導熱性較差。為了克服與玻璃導熱性低相關的限制，已經證明了將銅結構（例如通孔封裝通孔 (TPV)、銅塊和重分布層 (RDL) 中的銅跡線）結合到玻璃基板中的方法 [107]。此外，用于嵌入式和基于基板的封裝的下一代熱界面材料 (TIM) 也正在積極開發中，重點是降低熱界面電阻，以實現芯片的最大熱傳遞。