據韓媒MoneyToday報道,三星電子已將其1c nm(1-cyano nanometer)DRAM內存開發的良率里程碑時間從原定的2024年底推遲至2025年6月。這一變動可能對三星在HBM4(High Bandwidth Memory 4)內存規劃方面產生影響。
原本,三星電子計劃在2024年12月前將1c nm制程DRAM的良率提升至70%,這是結束開發工作并進入量產階段所必需的水平。然而,盡管三星在去年底已經成功制得1c nm DRAM的良品晶粒,但整體良率并未達到預期要求,導致原定的量產計劃受阻。
此次良率里程碑的延期,反映出半導體制造領域的技術挑戰和不確定性。隨著制程技術的不斷推進,提高良率成為一項日益艱巨的任務。三星作為全球領先的半導體制造商,其1c nm DRAM的開發進展備受業界關注。
此次延期可能會對三星的市場競爭力和產品規劃產生一定影響。不過,三星方面表示將繼續加大研發投入,努力提升良率,以確保1c nm DRAM能夠按計劃順利進入量產階段。
-
半導體
+關注
關注
335文章
28600瀏覽量
232533 -
DRAM
+關注
關注
40文章
2342瀏覽量
185170 -
制程技術
+關注
關注
1文章
42瀏覽量
11239 -
三星
+關注
關注
1文章
1685瀏覽量
32367
發布評論請先 登錄
三星3nm良率僅20%,仍不放棄Exynos 2500處理器,欲打造“十核怪獸”

評論