內存（DRAM-Random Access Memory）作為現代數字系統的核心組件之一，在計算機、汽車與消費電子產品上可謂無所不在。

其中 DDR SDRAM(雙數據率同步動態隨機存取存儲器，Double Data Rate SDRAM)是最常用的存儲器設計技術之一，DDR技術自推出以來，經歷了多次迭代，包括DDR2、DDR3、DDR4以及最新的DDR5，每一代都在速度、容量和能效方面有所提升。隨著移動互聯網時代的到來，海量數據的爆發、AI和深度學習的興起，以及5G技術的推動，DDR4標準在個人信息終端上已顯得力不從心。

如今，DDR5正與PCIE5.0 32Gbps等第5代高速I/O數據傳輸技術共同邁向市場。傳輸速度加快使得此類存儲器的驗證難度呈指數上升。隨著DDR技術的不斷發展，信號完整性問題變得越來越重要。

DDR的工作機制與其信號的組成介紹

DDR的基本工作原理

DDR內存的工作原理可以概括為以下幾個關鍵點：

1.雙倍數據速率

在傳統的SDR內存中，數據只在時鐘的上升沿傳輸。而在DDR內存中，數據在時鐘的上升沿和下降沿都傳輸，因此每個時鐘周期可以傳輸兩次數據，從而實現雙倍的數據速率。

2.預取機制（Prefetch）

DDR內存采用預取技術來提高數據傳輸效率。預取是指內存控制器一次從內存陣列中讀取多個數據位，然后分批次傳輸。例如：DDR1采用2n預取（每次預取2位數據），DDR2采用4n預取，DDR3和DDR4采用8n預取，DDR5采用16n預取。

3.差分時鐘信號

DDR使用差分時鐘信號（CLK和CLK#）來提高抗噪聲能力和信號完整性。差分時鐘信號通過比較CLK和CLK#的電壓差來確定時鐘邊沿。

4.數據選通信號（DQS）

DQS信號用于同步數據信號的采樣。在寫入操作時，DQS由內存控制器發出；在讀取操作時，DQS由內存芯片發出。DQS也是差分信號（DQS和DQS#），確保數據在正確的時刻被采樣。

DDR的信號組成

1. 時鐘信號（CLK）

作用：時鐘信號是DDR數據傳輸的核心，用于同步所有操作。

特點：DDR使用差分時鐘信號（CLK和CLK#），以提高抗噪聲能力。數據在時鐘的上升沿和下降沿都被采樣，從而實現雙倍數據速率。

2. 數據信號（DQ）

作用：用于傳輸實際的數據。

特點：數據信號是雙向的，既可以寫入內存，也可以從內存讀取。數據信號的寬度通常為64位（8字節），但也支持更寬的配置（如72位，帶ECC校驗）。

3. 數據選通信號（DQS）

作用：用于同步數據信號的采樣。

特點：DQS也是差分信號（DQS和DQS#），與數據信號（DQ）一一對應。在寫入操作時，DQS由控制器發出；在讀取操作時，DQS由內存芯片發出。

重要性：DQS信號確保數據在正確的時刻被采樣，避免時序錯誤。

4. 地址信號（ADDR）

作用：用于指定內存中數據的存儲位置。

特點：地址信號是單向的，由內存控制器發出。地址信號的寬度決定了內存的容量（例如，DDR4支持最多16Gb的單個內存芯片）。

5. 控制信號（CMD）

作用：用于控制內存的操作，如讀取、寫入、刷新等。常見控制信號：RAS#（行地址選通）：選擇行地址。CAS#（列地址選通）：選擇列地址。WE#（寫使能）：控制寫入操作。CS#（片選）：選擇特定的內存芯片。

特點：控制信號通常是低電平有效（以“#”表示）。

6. 電源和地信號（VDD/VSS）

作用：為內存芯片提供電源和地。

特點：DDR4和DDR5采用更低的電壓（如DDR4為1.2V，DDR5為1.1V），以提高能效。電源信號的穩定性對信號完整性至關重要。

7. 其他信號

ODT（On-Die Termination，片上終端）：用于匹配阻抗，減少信號反射。

CKE（Clock Enable，時鐘使能）：控制時鐘信號的啟用和禁用。

ZQ（校準信號）：用于調整驅動強度和終端電阻。

DDR工作機制與信號組成的關系

DDR的工作機制依賴于其信號組成，各類信號協同工作以實現高效的數據傳輸：

1. 寫入操作：內存控制器發出寫入命令，并發送地址信號（ADDR）和數據信號（DQ）。控制器同時發出數據選通信號（DQS），用于同步數據信號的采樣。數據在DQS的上升沿和下降沿被寫入內存陣列。數據信號（DQ）和DQS信號由控制器驅動。寫入操作需要滿足建立時間和保持時間的要求。

2. 讀取操作：內存控制器發出讀取命令，并發送地址信號（ADDR）。內存芯片根據地址從內存陣列中讀取數據。內存芯片發出數據信號（DQ）和數據選通信號（DQS），用于同步數據傳輸。控制器在DQS的上升沿和下降沿采樣數據。數據信號（DQ）和DQS信號由內存芯片驅動。讀取操作需要滿足時序要求，確保數據在正確的時刻被采樣。

DDR的時序控制是其工作機制的核心，主要包括以下幾個關鍵時序參數：

1. 時鐘周期（tCK）決定了DDR的數據傳輸速率。

2. CAS延遲（CL，Column Address Strobe Latency）從發出讀取命令到數據輸出的延遲時間，影響讀取操作的響應速度。

3. RAS到CAS延遲（tRCD，RAS to CAS Delay）從行地址選通（RAS）到列地址選通（CAS）的延遲時間，影響內存訪問的效率。

4. 預充電時間（tRP，Row Precharge Time）指的是關閉當前行并準備打開新行所需的時間，其影響內存的切換效率。

5. 刷新周期（tREF，Refresh Interval）定期刷新以保持數據的時間間隔，確保數據不會因電容放電而丟失。

SIDesigner與DDR

SIDesigner致力于全方位解決DDR面臨的信號完整性挑戰

在高速數據傳輸中，信號可能會受到多種因素的影響，導致信號失真、時序錯誤或數據丟失。DDR信號完整性的主要挑戰包括：信號在傳輸線末端或阻抗不匹配處反射，導致信號疊加和失真。相鄰信號線之間的電磁干擾產生的串擾，導致信號質量下降。時鐘信號的微小變化引起的時鐘抖動可能導致數據采樣錯誤。電源噪聲會影響信號的穩定性和可靠性。

通過巨霖的SIDesigner進行高精度的DDR的仿真，可以預測信號在傳輸過程中各個端口之間的串擾和反射的行為。在仿真后得到眼圖（Eye Diagram），通過觀測眼圖可以直觀地顯示信號的抖動、噪聲和失真情況。

并且通過軟件內置的測量工具來測量眼圖來評估信號的質量，通過測量眼圖的眼高來確定信號的幅度穩定性，測量眼寬來確定信號的時間裕量。同時可以導入對應的DDR眼圖模板來進行多信號觀測，看是否滿足設計規范。

通過SIDesigner也可以計算得到眼圖的誤碼率曲線來衡量信號質量，同時在仿真中可以通過使用ibis模型中自帶的不同的ODT模型來進行阻抗匹配的分析來獲取最優的信號質量，同時通過仿真clk信號，觀測交叉點是否居中，驗證時鐘信號和數據信號之間的時序關系，確保數據在正確的時刻被采樣。

SIDesigner也支持導入實際的電源噪聲進行仿真來考慮電源對信號的影響。通過SiDesigner的高精度仿真工程師可以直觀的觀測到信號的質量問題，分析這些問題后，通過修改原理圖繼續仿真來獲得符合預期設計規范的信號。

歡迎從官網申請試用我們的軟件，過程中的任何疑問可聯系support技術人員，期待與您的交流！