概述
LTC6412 是一款全差分可變增益放大器，采用對數線性模擬增益控制。 它專為IF接收器鏈路 (從 1MHz 至 500MHz) 中的 AC 耦合操作而設計。 該器件在一個很寬的輸出幅度范圍和 31dB 增益控制范圍內具有一個恒定的 OIP3。 而且，輸出噪聲 (NF + 增益) 與增益的關系曲線也是平坦的，以在 240MHz 和整個增益控制范圍內提供一個 >120dB 的一致無寄生動態范圍 (SFDR)。

LTC6412 非常適合與 LT5527 和 LT5557 下變頻混頻器、LTC6410-6 IF 放大器以及適合在 12 位、14 位和 16 位 ADC 應用中使用的 LTC6400/ LTC6401/ LTC6416 ADC 驅動器相連。

LTC6412 能夠實現從過驅動條件的快速恢復，而且 EN 引腳提供了一種快速輸出信號禁用功能，以保護敏感的下游元件。 把 SHDN 引腳置為低有效狀態將把電流消耗減小至 1mA 以下，以實現斷電或睡眠模式。
數據表：*附件：LTC6412 800MHz、31dB范圍模擬控制型VGA技術手冊.pdf

應用

• IF 信號鏈路自動增益控制 （AGC）
• 2.5G 和 3G 蜂窩基站收發器
• WiMAX、WiBro、WLAN 接收器
• 衛星和 GPS 接收器 IF

特性

• 800MHz -3dB 小信號帶寬
• 連續可調的增益控制
• -14dB 至 +17dB 對數線性 (Linear-in-dB) 增益范圍
• 在所有的增益設定值條件下實現了 35dBm OIP3 (在 240MHz)
• 10dB 噪聲系數 (在最大增益條件下)
• 在所有增益條件下 (IIP3 – NF) = +8dBm (在 240MHz)
• 2.7nV/√Hz 輸出參考噪聲
• 差分輸入和輸出
• 所有增益條件下的 50Ω 輸入阻抗
• 單電源操作從 3V 至 3.6V
• 110mA 電源電流
• 4mm x 4mm x 0.75mm 24 引腳 QFN 封裝

典型應用

引腳配置

典型性能特征

框圖

DC測試電路

操作
LTC6412采用插值抽頭衰減器電路架構來產生放大器的可變增益特性。抽頭衰減器饋入緩沖器和輸出放大器，以完成框圖所示的差分信號路徑。這種電路架構提供良好的RF輸入功率處理能力，以及恒定的輸出噪聲和輸出ip3特性，適合大多數中頻信號鏈應用。內部控制電路從VG引腳獲取gaincontrol信號，并將其轉換為一組適當的控制信號，發送至衰減器或加法器。衰減器控制電路確保線性dB增益響應在慢速和快速移動輸入控制信號的增益范圍內連續且單調，同時輸入阻抗隨增益變化極小。這些設計考慮因素導致增益與VG特性曲線具有0.1dB紋波和0.5us增益響應時間，比類似的數字步進衰減器設計要慢。
模擬控制VGA的一個常被忽視的特性是來自增益控制端的上變頻調幅(AM)噪聲。VGA相當于一個二象限乘法器，因此只需很少的注意就可以避免產生過多的AM邊帶噪聲。下表展示了基線的影響LTC 6412電路的20nV//Hz等效輸入控制噪聲，以及高噪聲外部控制電路導致的更高組合輸入噪聲的影響”

基準等效20nV//Hz輸入噪聲產生–142 DBC/Hz的最差情況AM邊帶，接近標稱OdBm輸出信號最大增益時的-147dBm/Hz輸出噪底。一般建議輸入控制噪聲電壓小于80nV//Hz，以避免可測量的AM邊帶噪聲。雖然運算放大器控制電路輸出噪聲電壓通常低于80nV//Hz，但一些低功耗DAC輸出超過150nV//Hz。DAC輸出噪聲在100nV//Hz至150 NV//Hz范圍內，通常可以在DAC輸出端采用合適的2:1或3:1電阻分壓器網絡，以相同的比例抑制噪聲幅度。如果極小的AM噪聲對應用至關重要，則應避免超過150nV//Hz的高噪聲DAC。