概述
具有集成式壓控振蕩器 (VCO) 的整數(shù) N 鎖相環(huán) (PLL)，非常適合數(shù)據(jù)轉(zhuǎn)換器和混合信號(hào)前端 (MxFE) 時(shí)鐘應(yīng)用。高性能 PLL 具有 ?239 dBc/Hz、超低 1/f 噪聲和高相位頻率檢測(cè)器 (PFD) 頻率的優(yōu)點(diǎn)，可實(shí)現(xiàn)超低帶內(nèi)噪聲和集成的抖動(dòng)。ADF4377 的基本 VCO 和輸出分頻器可產(chǎn)生 800 MHz 至 12.8 GHz 的頻率。ADF4377 集成了所有必需的電源旁路電容器，可節(jié)省緊湊板上的板空間。
數(shù)據(jù)表：*附件：ADF4377帶集成VCO的微波寬帶頻率合成器技術(shù)手冊(cè).pdf

對(duì)于多個(gè)數(shù)據(jù)轉(zhuǎn)換器和 MxFE 時(shí)鐘應(yīng)用，通過(guò)對(duì)輸出同步特性實(shí)現(xiàn)自動(dòng)基準(zhǔn)，對(duì)過(guò)程、電壓和溫度特性的輸出延遲實(shí)現(xiàn)匹配的基準(zhǔn)，并對(duì)輸出延遲調(diào)整功能特性實(shí)現(xiàn)低于 ±0.1 ps 的無(wú)抖動(dòng)基準(zhǔn)，ADF4377 簡(jiǎn)化了其他時(shí)鐘解決方案所需的時(shí)鐘對(duì)齊和校準(zhǔn)程序。

這些特性支持可預(yù)測(cè)和精確的多芯片時(shí)鐘和系統(tǒng)基準(zhǔn) (SYSREF) 對(duì)齊。通過(guò)將 ADF4377 與分配基準(zhǔn)和 SYSREF 信號(hào)對(duì)的集成電路 (IC) 配對(duì)，支持 JESD204B 和 JESD204C 子類 1 解決方案。

應(yīng)用

• 高性能數(shù)據(jù)轉(zhuǎn)換器和 MxFE 時(shí)鐘
• 無(wú)線基礎(chǔ)設(shè)施 (MC-GSM, 5G)
• 測(cè)試和測(cè)量

特性

• 輸出頻率范圍：800 MHz 至 12.8 GHz
• 抖動(dòng) = 18 fs RMS（集成帶寬：100 Hz 至 100 MHz）
• 抖動(dòng) = 27 fs RMS（ADC SNR 方法）
• 寬帶本底噪聲：12 GHz 時(shí)為 ?160 dBc/Hz
• PLL 規(guī)格
  • ?239 dBc/Hz：歸一化帶內(nèi)相位本底噪聲
  • ?147 dBc/Hz：歸一化帶內(nèi) 1/f 噪聲
  • 鑒相器頻率達(dá) 500 MHz
• 基準(zhǔn)輸入頻率達(dá) 1000 MHz
• 典型雜散 fPFD~：fOUT = 12 GHz 時(shí)為 ?95 dBc~
• 基準(zhǔn)輸入到輸出延遲規(guī)格
  • 套件間標(biāo)準(zhǔn)偏差：3 ps
  • 溫度系數(shù)：0.03 ps/°C
  • 調(diào)整步長(zhǎng)：< ±0.1 ps
• 多芯片輸出相位對(duì)齊
• 3.3 V 和 5 V 電源
• 7 mm × 7 mm 48 引腳 LGA

功能框圖

時(shí)序圖

引腳配置描述

典型性能特征