前 言

本文主要介紹TL3506-EVM評估板硬件接口資源以及設計注意事項等內容。

RK3506J/RK3506B處理器的IO電平標準一般為1.8V、3.3V，上拉電源一般不超過3.3V或1.8V，當外接信號電平與IO電平不匹配時，中間需增加電平轉換芯片或信號隔離芯片。按鍵或接口需考慮ESD設計，ESD器件選型時需注意結電容是否偏大，否則可能會影響到信號通信。

圖 1評估板硬件資源圖解1

圖 2評估板硬件資源圖解2

為便于閱讀，如下對文檔出現的部分術語進行解釋；對于廣泛認同釋義的術語，本頁不做注釋。

硬件參考資料目錄如下表所示：

SOM-TL3506核心板

SOM-TL3506核心板板載CPU、ROM、RAM、晶振、電源、LED等硬件資源，并通過郵票孔連接方式引出IO。核心板硬件資源、引腳說明、電氣特性、機械尺寸、底板設計注意事項等詳細內容，請查閱《SOM-TL3506工業核心板硬件說明書》。

圖 3核心板硬件框圖

圖 4核心板正面實物圖

圖 5核心板背面實物圖

電源

評估板由12V直流電源供電，CON2和CON3為電源輸入連接器。CON2為3pin規格的綠色連接器，間距為3.81mm。CON3為DC-005電源接口，可接外徑5.5mm、內徑2.1mm的電源插頭。SW1為電源撥動開關，使用時請根據附近的ON/OFF絲印進行選擇。

圖 6電源接口實物圖

電源輸入端提供過流保護、過壓保護、防反插及快速掉電等電路保護功能。

圖 7輸入級電源保護電路

VDD_12V_MAIN通過不同電源芯片轉為核心板及評估底板外設的供電。核心板提供底板輔助電源信號VDD_3V3_SOM_OUT，用于控制評估底板各路電源上電時序。

評估板推薦的上電時序：12V DC供電(VDD_12V_MAIN) -> 核心板供電(VDD_5V_SOM) -> 核心板配置底板輔助電源(VDD_3V3_SOM_OUT) -> 底板外設供電 -> 系統復位(RESET)，如下圖所示。

圖 8

核心板電源

VDD_12V_MAIN通過芯強微電子(Ecranic)的EC2232EDCDC電源芯片產生1路5V電源，用于SOM-TL3506核心板的供電，該電源網絡名為VDD_5V_SOM，最大電流供給能力為2A。

該電源使能由輸入電壓分壓提供，實現上電即使能的時序控制。為保護核心板及方便測量電壓電流，電源路徑中已串接保險絲FB1。

圖 9VDD_5V_SOM電源設計

圖 10VDD_ADJ_SD_OUT、VDD_1V8_SOM_OUT電源輸出電路

評估底板外設電源
VDD_12V_MAIN通過3個芯強微電子(Ecranic)的EC2232E DCDC電源芯片產生3路評估底板外設電源，網絡名分別為：VDD_5V_MAIN、VDD_3V3_MAIN、VDD_1V8_MAIN，最大電流供給能力為3A。

3路電源使能統一由核心板VDD_3V3_SOM_OUT信號提供，實現核心板電源上電早于外設電源上電的時序控制。

圖 11VDD_5V_MAIN電源設計

圖 12VDD_3V3_MAIN電源設計

圖 13VDD_1V8_MAIN電源設計

設計注意事項：

核心板提供的VDD_3V3_SOM_OUT電源輸出，供電能力≤200mA，主要用于控制評估底板各路電源的上電時序，以及核心板配置相關電路的供電(如Micro SD、看門狗等電路)，請勿用于其他外設的供電。

隔離電源

VDD_5V_MAIN通過金升陽科技(MORNSUN)的B0505S-1WR3L隔離電源模塊產生1路5V DC隔離電源，用于評估底板隔離電路的供電，網絡名為VDD_5V_ISO，最大電流供給能力為200mA，可提供3000V DC的直流隔離能力。

圖 14VDD_5V_ISO電源設計

設計注意事項：

底板設計時，若無需輸入級保護電路的部分或全部功能，可適當裁剪。

底板電源設計可根據實際電路設計進行增減，建議參考我司上電時序進行底板電源的使能控制。

VDD_5V_SOM在核心板內部未預留總電源輸入的儲能大電容。底板設計時，請在靠近郵票孔焊盤位置放置總容值為50uF左右的儲能電容。

為使VDD_5V_MAIN、VDD_3V3_MAIN和VDD_1V8_MAIN滿足系統上電、掉電時序要求，需使用核心板輸出VDD_3V3_SOM_OUT來控制VDD_5V_MAIN、VDD_3V3_MAIN和VDD_1V8_MAIN的電源使能，使評估底板VDD_5V_MAIN、VDD_3V3_MAIN和VDD_1V8_MAIN電源在VDD_3V3_SOM_OUT之后、在RESET復位信號之前上電（詳情見評估底板推薦上電時序）。

由于T3/NPOR/RESETn/PU/3V3和VDD_3V3_SOM_OUT基本同時上電，若評估底板外設使用T3/NPOR/RESETn/PU/3V3進行上電復位且有嚴格上電時序要求，建議增加Buffer(RS1G07XC5)進行延遲上電復位以滿足外設上電時序。

系統啟動說明

系統上電后，由CPU內部BootRom的引導代碼依次從NAND FLASH、eMMC/SD卡、USB接口檢測SPL啟動程序，從第一個包含SPL啟動程序的設備開始啟動。SPL啟動后，將優先從SD系統卡（非常規SD卡）引導U-Boot鏡像，否則，將從原啟動設備引導U-Boot鏡像，注意eMMC版本的核心板不支持SD卡功能。

詳情請查閱“6-開發參考資料Rockchip官方參考文檔CommonMMC”目錄下的官方參考文檔《Rockchip_Developer_Guide_SD_Boot_CN》。

設計注意事項：

A20/SARADC_IN0/MASKROM為啟動配置引腳，在核心板已接10K電阻上拉至1.8V電源，默認情況請懸空處理，啟動方式默認順序為NAND FLASH、eMMC/SD卡、USB接口。

當KEY2按鍵按下，并將評估板重新上電，此時A20/SARADC_IN0/MASKROM引腳輸入為低電平，CPU將進入Maskrom模式，可通過USB2.0 OTG接口進行固件升級。

LED

評估底板提供電源指示燈，用戶可編程指示燈及模塊狀態指示燈，分別為LED1~LED3，采用插件封裝。

電源指示燈
LED1為電源指示燈，顏色為紅色，上電默認點亮。

圖 15電源指示燈實物圖

圖 16評估板電源指示燈電路設計

用戶可編程指示燈

評估底板提供1個用戶可編程指示燈LED2，高電平點亮，顏色為綠色，通過CPU的B21/GPIO4_B3_z/USER_LED/1V8引腳控制。

圖 17用戶可編程指示燈實物圖

圖 18用戶可編程指示燈電路設計

模塊狀態指示燈

LED3為4G模塊狀態指示燈，顏色為黃色。

圖 194G模塊狀態指示燈實物圖

圖 204G模塊狀態指示燈電路設計

KEY

評估底板包含1個系統復位按鍵RESET(KEY1)，1個Maskrom按鍵Maskrom(KEY2)，2個用戶輸入按鍵USER1(KEY3)、USER2(KEY4)。

RESET復位按鍵

KEY1為評估板RESET復位按鍵，控制CPU的復位引腳。

圖 21RESET按鍵實物圖

圖 22RESET按鍵電路設計

設計注意事項：

T3/NPOR/RESETn/PU/3V3為核心板的復位輸入引腳，核心板內部已上拉1K電阻，默認情況請懸空處理，以避免影響上電時序。

Maskrom按鍵

KEY2(Maskrom)為Maskrom按鍵，系統重新上電時，若檢測到A20/SARADC_IN0/MASKROM信號為低電平，CPU將進入Maskrom模式，可通過USB2.0 OTG接口進行固件升級。

圖 23Maskrom按鍵實物圖

圖 24Maskrom按鍵電路設計

設計注意事項：

A20/SARADC_IN0/MASKROM引腳在核心板內部已上拉10K電阻，默認情況請懸空處理。

用戶輸入按鍵

KEY3(USER1)、KEY4(USER2)為用戶輸入按鍵，KEY3按鍵狀態通過SARADC_IN1/GPIO4_B1_z引腳輸入至CPU，KEY4按鍵狀態通過SARADC_IN2/GPIO4_B2_z引腳輸入至CPU。

系統重新上電時，若檢測到B20/SARADC_IN1/RECOVERY/GPIO4_B1_z/PU/1V8為低電平（KEY3按下），CPU將進入Loader模式，可通過USB2.0OTG接口進行固件升級。

備注：Loader模式和Maskrom模式是不同的啟動方式，主要用于不同類型的設備初始化或固件更新過程中。

Loader模式是在核心板eMMC或NAND FLASH已燒錄固件的情況下，上電后Bootloader進入升級模式，當系統需要更新固件或者進行固件升級時，可以通過Loader模式來實現。

Maskrom模式是在FLASH處于空白階段時，CPU自帶的程序會把USB2.0OTG接口初始化成DEVICE模式與PC機通信，這時候PC機上可以識別到Maskrom模式，可以直接燒錄固件。一般情況下通過KEY3按鍵即可。

圖 25用戶輸入按鍵實物圖

圖 26用戶輸入按鍵電路設計

設計注意事項：

B20/SARADC_IN1/RECOVERY/GPIO4_B1_z/PU/1V8引腳在核心板內部已上拉10K電阻，默認情況請懸空處理。

串口

評估底板板載3路串口，CON5為USBTO UART0調試串口，CON10為RS232UART1串口，CON17含有RS485 UART3串口。

USB TO UART0串口

評估底板通過沁恒微電子(WCH)的CH340T芯片將UART0轉換為Type-C連接器(CON5)引出，作為系統調試串口使用。CH340T使用來自Type-C數據線的5V（網絡名為VDD_5V_UART）外部供電。

圖 27USBTO UART0實物圖

圖 28USBTO UART0電路設計

設計注意事項：

底板設計時，建議采用RS0102YVS8(U6)電平轉換隔離方案，以避免調試串口RX端在底板上電前提前帶電，向核心板引腳灌輸電流，導致系統無法啟動。

CPU引腳UART0_TX、UART0_RX電平皆為3.3V，請勿使用5V電平接口的調試工具直接連接，否則將導致CPU損壞。

注意USB信號需做90ohm差分阻抗匹配。

ESD器件需靠近連接器Type-C接口布局，走線經過ESD后連接至CH340T。

J1/UART0_RX/JTAG_TMS_M1/3V3引腳需添加10K上拉電阻，避免啟動過程誤入U-Boot模式。

由于USB TO UART0串口電路與JTAG接口電路復用J1/UART0_RX/JTAG_TMS_M1/3V3、J2/UART0_TX/JTAG_TCK_M1/3V3引腳，USB TO UART0串口電路與JTAG接口電路僅能同時使用其中一個。

RS232 UART1串口

評估底板采用芯力特電子(SIT)的單電源雙通道RS232收發器SIT3232EEUE方案，通過UART1引出1路RS232串口，使用DB9連接器(CON10)。

SIT3232EEUE符合TIA/EIA-232標準，速率可高達到120Kbps。

圖 29RS232 UART1實物圖

圖 30RS232 UART1串口電路設計

RS485 UART3串口

評估底板采用川土微電子(CHIPANALOG)的隔離式半雙工RS485收發器CA-IS3082WX方案，通過UART3引出RS485串口。RS485串口使用1x 3pin規格綠色連接器(CON17)，間距為3.81mm。

CA-IS3082WX符合TIA/EIA-485-A標準，支持5kVrms絕緣耐受電壓，總線共模工作范圍：-7V~+12V，并提供高達0.5Mbps的通信速率。

圖 31RS485 UART3串口實物圖

圖 32RS485 UART3串口電路設計

設計注意事項：

CA-IS3082WX是隔離RS485收發器；其中Vcc1(pin1)和GND1(pin2/7/8)為邏輯側端口的供電，Vcc2(pin16)和GND2(pin9/10/15)是總線側端口的供電。Vcc1對Vcc2應電氣隔離，GND1和GND2不共地，且器件布局及走線上注意做隔離設計，否則無法達到隔離接口的設計目的。建議參考我司評估底板原理圖設計，使用隔離電源給Vcc2供電。

Vcc1提供2.375V~5.5V的寬IO供電范圍，總線側電源Vcc2提供3.0V~5.5V的RS485總線供電范圍。

RS485收發器的管腳A/B(pin12/13)連接至綠色端子連接器之間的走線，需按差分信號進行走線。

由于RS485接口電路與AUDIO接口電路復用P2/RM_IO11/UART3_TX/SAI1_SDO0/3V3、R3/RM_IO10/UART3_RX/HP_DET_L/3V3引腳，因此需增加二選一開關芯片RS2233YTSS16(U20)作為功能切換。當開關DSIC01LS-P(SW3)為ON時，選擇的為RS485接口功能，當開關DSIC01LS-P(SW3)為OFF時，選擇的為AUDIO接口功能。若底板設計時無需功能切換，可將二選一開關芯片RS2233YTSS16(U20)去除，將引腳直接連接至RS485芯片。

圖 33SW3開關實物圖CAN-FD接口

由于篇幅過長等原因，部分引腳內容及板卡硬件內容均不逐一展示，如需獲取完整版詳細資料，請關注創龍科技微信公眾號或官網，感謝您的支持！

審核編輯 黃宇